インテルのみ表示可能 — GUID: nik1410905443716
Ixiasoft
7.1.1. レジスターアクセスの定義
7.1.2. PCIコンフィグレーション・ヘッダー・レジスター
7.1.3. PCI Express機能構造
7.1.4. インテル定義のVSEC Capabilityヘッダー
7.1.5. Uncorrectable Internal Error Status (修正不可能な内部エラーステータス) レジスター
7.1.6. Uncorrectable Internal Error Mask (修正不可能な内部エラーマスク) レジスター
7.1.7. Correctable Internal Error Status (修正可能な内部エラーステータス) レジスター
7.1.8. Correctable Internal Error Mask (修正可能な内部エラーマスク) レジスター
10.5.1. ebfm_barwrプロシージャー
10.5.2. ebfm_barwr_immプロシージャー
10.5.3. ebfm_barrd_waitプロシージャー
10.5.4. ebfm_barrd_nowtプロシージャー
10.5.5. ebfm_cfgwr_imm_waitプロシージャー
10.5.6. ebfm_cfgwr_imm_nowtプロシージャー
10.5.7. ebfm_cfgrd_waitプロシージャー
10.5.8. ebfm_cfgrd_nowtプロシージャー
10.5.9. BFMコンフィグレーション・プロシージャー
10.5.10. BFM共有メモリー・アクセス・プロシージャー
10.5.11. BFMログおよびメッセージ・プロシージャー
10.5.12. Verilog HDL Formattingファンクション
インテルのみ表示可能 — GUID: nik1410905443716
Ixiasoft
6.1.1. アプリケーション層へのインテルStratix 10 DMA Avalon-MM DMAインターフェイス
この項では、高性能でバースト可能な読み出しデータ・ムーバー・モジュールおよび書き込みデータ・ムーバー・モジュールを含む、PCIeバリアントのトップレベル・インターフェイスについて説明します。
図 36. 内部ディスクリプター・コントローラーを備えたAvalon-MM DMAブリッジ
図 37. 外部ディスクリプター・コントローラーを備えたAvalon-MM DMAブリッジ
この項では、DMAの実装に必要なインターフェイスについて説明します。他のすべてのインターフェイスについては、次の項のアプリケーション層へのAvalon-MMインターフェイスで説明しています。