インテルのみ表示可能 — GUID: lbl1440614133596
Ixiasoft
インテルのみ表示可能 — GUID: lbl1440614133596
Ixiasoft
4.7. デザイン例
パラメーター |
値 |
説明 |
---|---|---|
Available Example Designs |
DMA Simple DMA PIO |
DMAオプションを選択すると、生成されたデザイン例にダイレクト・メモリー・アクセス・アプリケーションが含まれます。このアプリケーションには、アップストリームおよびダウンストリームのトランザクションが含まれます。 DMAデザイン例では、Write Data Mover、Read Data Mover、およびカスタムDescriptor Controllerを使用します。Simple DMAデザイン例では、Write Data MoverおよびRead Data Moverを使用せず、標準のインテルDescriptor Controllerを使用します。 PIOオプションを選択すると、生成されたデザインには、ダウンストリーム・トランザクションのみを含むターゲット・アプリケーションが含まれます。 |
Simulation | On/Off | Onにすると、生成された出力にはシミュレーション・モデルが含まれます。 |
Synthesis | On/Off | Onにすると、生成された出力には合成モデルが含まれます。 |
Generated HDL format | Verilog/VHDL |
現在のリリースではVerilog HDLのみが使用可能です。 |
Target Development Kit | None Intel Stratix 10 H-Tile ES1 Development Kit Intel Stratix 10 L-Tile ES2 Development Kit |
適切な開発ボードを選択します。
いずれかの開発ボードを選択すると、システム生成により、選択したデバイスがその開発ボード上のデバイスで上書きされます。
注: Noneを選択した場合、システム生成はピンの割り当てを行いません。.qsf ファイルで割り当てを行う必要があります。
|