インテルのみ表示可能 — GUID: yhx1548807947052
Ixiasoft
7.1.1. レジスターアクセスの定義
7.1.2. PCIコンフィグレーション・ヘッダー・レジスター
7.1.3. PCI Express機能構造
7.1.4. インテル定義のVSEC Capabilityヘッダー
7.1.5. Uncorrectable Internal Error Status (修正不可能な内部エラーステータス) レジスター
7.1.6. Uncorrectable Internal Error Mask (修正不可能な内部エラーマスク) レジスター
7.1.7. Correctable Internal Error Status (修正可能な内部エラーステータス) レジスター
7.1.8. Correctable Internal Error Mask (修正可能な内部エラーマスク) レジスター
10.5.1. ebfm_barwrプロシージャー
10.5.2. ebfm_barwr_immプロシージャー
10.5.3. ebfm_barrd_waitプロシージャー
10.5.4. ebfm_barrd_nowtプロシージャー
10.5.5. ebfm_cfgwr_imm_waitプロシージャー
10.5.6. ebfm_cfgwr_imm_nowtプロシージャー
10.5.7. ebfm_cfgrd_waitプロシージャー
10.5.8. ebfm_cfgrd_nowtプロシージャー
10.5.9. BFMコンフィグレーション・プロシージャー
10.5.10. BFM共有メモリー・アクセス・プロシージャー
10.5.11. BFMログおよびメッセージ・プロシージャー
10.5.12. Verilog HDL Formattingファンクション
インテルのみ表示可能 — GUID: yhx1548807947052
Ixiasoft
9.3. ノンポステッド・コンプリーションTLPの受信
ノンポステッドTXリクエストに関連付けられたTLPは、RP RX FIFOバッファーに格納され、その後RP_RX_REG/STATUSレジスターにロードされます。アプリケーション層は、次のシーケンスを実行してTLPを取得します。
- RP_RX_STATUS.SOPビットをポーリングして、いつ1'b1に設定されるのかを決定します。
- RP_RX_STATUS.SOP = 1'b'1の場合、RP_RX_REGを読み出し、TLPの最初のdwordを取得します。
- RP_RX_STATUS.EOPビットを読み出します。
- RP_RX_STATUS.EOP = 1'b0の場合、RP_RXCPL_REGを読み出し、TLPの次のdwordを取得し、この手順を繰り返します。
- RP_RX_STATUS.EOP = 1'b1の場合、RP_RXCPL_REGを読み出し、TLPの最後のdwordを取得します。