インテルのみ表示可能 — GUID: lbl1465600497937
Ixiasoft
インテルのみ表示可能 — GUID: lbl1465600497937
Ixiasoft
6.1.6.4. Hard IP Reconfiguration
PCIe Link Inspectorがイネーブルになっている場合、Hard IP Reconfigurationインターフェイスを介したアクセスはサポートされません。Link InspectorはHard IP Reconfigurationインターフェイスのみを使用し、Link InspectorとIPの最上位にエクスポートされるHard IP Reconfigurationインターフェイスとの間のアービトレーションはありません。
信号 |
入力/出力 |
説明 |
---|---|---|
hip_reconfig_clk | 入力 |
リコンフィグレーション・クロックです。このクロックの周波数の範囲は100〜125 MHzです。 |
hip_reconfig_rst_n | 入力 |
このインターフェイスのアクティブLowのAvalon-MMリセットです。 |
hip_reconfig_address[20:0] | 入力 |
21ビットのリコンフィグレーション・アドレスです。 ハードIPリコンフィグレーション機能をイネーブルすると、hip_reconfig_address [20:0] ビットはプログラム可能です。 一部のビットは、HタイルおよびLタイルの両方で同じ機能を持っています。
一部のビットには、HタイルとLタイルで異なる機能があります。 Hタイルの場合、
Lタイルの場合、
|
hip_reconfig_read | 入力 |
読み出し信号。このインターフェイスはパイプライン化されていません。別の読み出し動作を開始する前に、現在の読み出しから hip_reconfig_readdata [7:0] が返されるのを待つ必要があります。 |
hip_reconfig_readdata[7:0] | 出力 |
8ビットの読み出しデータ。hip_reconfig_readdata [7:0] は、hip_reconfig_read のアサート後の3番目のサイクルで有効です。 |
hip_reconfig_readdatavalid | 出力 | アサートされると、hip_reconfig_readdata [7:0] 上のデータは有効です。 |
hip_reconfig_write | 入力 |
書き込み信号 |
hip_reconfig_writedata[7:0] | 入力 |
8ビットの書き込みモデル |
hip_reconfig_waitrequest | 出力 | アサートされると、IPコアが要求に応答する準備ができていないことを示します。 |