インテルのみ表示可能 — GUID: lbl1464976028488
Ixiasoft
7.1.1. レジスターアクセスの定義
7.1.2. PCIコンフィグレーション・ヘッダー・レジスター
7.1.3. PCI Express機能構造
7.1.4. インテル定義のVSEC Capabilityヘッダー
7.1.5. Uncorrectable Internal Error Status (修正不可能な内部エラーステータス) レジスター
7.1.6. Uncorrectable Internal Error Mask (修正不可能な内部エラーマスク) レジスター
7.1.7. Correctable Internal Error Status (修正可能な内部エラーステータス) レジスター
7.1.8. Correctable Internal Error Mask (修正可能な内部エラーマスク) レジスター
10.5.1. ebfm_barwrプロシージャー
10.5.2. ebfm_barwr_immプロシージャー
10.5.3. ebfm_barrd_waitプロシージャー
10.5.4. ebfm_barrd_nowtプロシージャー
10.5.5. ebfm_cfgwr_imm_waitプロシージャー
10.5.6. ebfm_cfgwr_imm_nowtプロシージャー
10.5.7. ebfm_cfgrd_waitプロシージャー
10.5.8. ebfm_cfgrd_nowtプロシージャー
10.5.9. BFMコンフィグレーション・プロシージャー
10.5.10. BFM共有メモリー・アクセス・プロシージャー
10.5.11. BFMログおよびメッセージ・プロシージャー
10.5.12. Verilog HDL Formattingファンクション
インテルのみ表示可能 — GUID: lbl1464976028488
Ixiasoft
4.2. ベース・アドレス・レジスター
パラメーター |
値 |
説明 |
---|---|---|
Type |
Disabled 64-bit prefetchable memory 32-bit non-prefetchable memory |
64ビットのプリフェッチ可能なメモリーを選択した場合、2つの連続するBARが結合されて、64ビットのプリフェッチ可能なBARが形成されます。より大きな番号のBARをDisabledに設定する必要があります。一般的なシステムでは、プリフェッチ不可の最大メモリーウィンドウは32ビットであるため、プリフェッチ不可の64ビットBARはサポートされていません。 プリフェッチ可能としてメモリーを定義することで、連続したデータを先にフェッチすることができます。メモリーのプリフェッチは、要求元が最初に要求されたデータよりも、より多くのデータを同じ領域から要求する場合に有利です。メモリーがプリフェッチ可能であることを指定する場合、メモリーに次の2つの属性が必要です。
注: 内部ディスクリプター・コントローラーがイネーブルの場合、BAR0は使用できません。
|
Size | 0-63 | プラットフォーム・デザインは、マスターポートに接続されたスレーブのアドレス幅に基づいて、BARを自動的に決定します。 |
Enable burst capability for Avalon-MM Bar0-5 Master Port | On/Off | このBARに使用するAvalon-MMマスターのタイプを決定します。次の2つのタイプがあります。
|
注: PF2またはPF3のExpansion ROM BARがディスエーブルになっている場合、BARへのメモリー読み出しアクセスは、対応するROM BARが存在しないことを示す32'h0000_0000で応答されます。ソフトウェアは、ディスエーブルされたROM BARにメモリー空間を割り当てるためにこれ以上のアクションを実行しないでください。Expansion ROM BARがイネーブルの場合、アプリケーションはROMスペースの最初の2バイトに読み出されたメモリーに対して16'hAA55で応答する必要があります。