インテルのみ表示可能 — GUID: nik1410564915625
Ixiasoft
7.1.1. レジスターアクセスの定義
7.1.2. PCIコンフィグレーション・ヘッダー・レジスター
7.1.3. PCI Express機能構造
7.1.4. インテル定義のVSEC Capabilityヘッダー
7.1.5. Uncorrectable Internal Error Status (修正不可能な内部エラーステータス) レジスター
7.1.6. Uncorrectable Internal Error Mask (修正不可能な内部エラーマスク) レジスター
7.1.7. Correctable Internal Error Status (修正可能な内部エラーステータス) レジスター
7.1.8. Correctable Internal Error Mask (修正可能な内部エラーマスク) レジスター
10.5.1. ebfm_barwrプロシージャー
10.5.2. ebfm_barwr_immプロシージャー
10.5.3. ebfm_barrd_waitプロシージャー
10.5.4. ebfm_barrd_nowtプロシージャー
10.5.5. ebfm_cfgwr_imm_waitプロシージャー
10.5.6. ebfm_cfgwr_imm_nowtプロシージャー
10.5.7. ebfm_cfgrd_waitプロシージャー
10.5.8. ebfm_cfgrd_nowtプロシージャー
10.5.9. BFMコンフィグレーション・プロシージャー
10.5.10. BFM共有メモリー・アクセス・プロシージャー
10.5.11. BFMログおよびメッセージ・プロシージャー
10.5.12. Verilog HDL Formattingファンクション
インテルのみ表示可能 — GUID: nik1410564915625
Ixiasoft
7.1.3. PCI Express機能構造
最も基本的なCapability Structureのレイアウトを以下に示します。これらのレジスターの詳細については、 PCI Express Base Specification を参照してください。
図 51. パワー・マネジメント機能構造 - バイト・アドレス・オフセットおよびレイアウト
図 52. MSI機能構造
図 53. PCI Express機能構造 - バイト・アドレス・オフセットおよびレイアウトPCI Express Capability Structureを示す次の表では、デバイスに適用できないレジスターが予約されています。
図 54. MSI-X機能構造
図 55. PCI Express AER拡張機能構造
注: PCI Express AER Extended Capability Structureの詳細については、Advanced Error Reporting Capabilityの項を参照してください。