インテルのみ表示可能 — GUID: pix1507305319155
Ixiasoft
7.1.1. レジスターアクセスの定義
7.1.2. PCIコンフィグレーション・ヘッダー・レジスター
7.1.3. PCI Express機能構造
7.1.4. インテル定義のVSEC Capabilityヘッダー
7.1.5. Uncorrectable Internal Error Status (修正不可能な内部エラーステータス) レジスター
7.1.6. Uncorrectable Internal Error Mask (修正不可能な内部エラーマスク) レジスター
7.1.7. Correctable Internal Error Status (修正可能な内部エラーステータス) レジスター
7.1.8. Correctable Internal Error Mask (修正可能な内部エラーマスク) レジスター
10.5.1. ebfm_barwrプロシージャー
10.5.2. ebfm_barwr_immプロシージャー
10.5.3. ebfm_barrd_waitプロシージャー
10.5.4. ebfm_barrd_nowtプロシージャー
10.5.5. ebfm_cfgwr_imm_waitプロシージャー
10.5.6. ebfm_cfgwr_imm_nowtプロシージャー
10.5.7. ebfm_cfgrd_waitプロシージャー
10.5.8. ebfm_cfgrd_nowtプロシージャー
10.5.9. BFMコンフィグレーション・プロシージャー
10.5.10. BFM共有メモリー・アクセス・プロシージャー
10.5.11. BFMログおよびメッセージ・プロシージャー
10.5.12. Verilog HDL Formattingファンクション
インテルのみ表示可能 — GUID: pix1507305319155
Ixiasoft
11.2. PCIe Link Inspectorの概要
PCIe* Link Inspectorを使用して、物理層、データリンク層およびトランザクション層で PCIe* リンクを監視します。
次の図は、 PCI Express* IPコンポーネントGUIのインテルStratix 10ハードIP用のConfiguration, Debug and Extension Optionタブですべてのオプションをイネーブルしたときに使用可能なデバッグ機能の概要を示しています。
図 75. PCIe* Link Inspectorハードウェアの概要
この図が示すように、 PCIe* Link (pli*) コマンドは、次のレジスターへのアクセスを提供します。
- PCI Express* Configuration Spaceレジスター
- LTSSM監視レジスター
- ダイナミック・リコンフィグレーション・インターフェイスからのATX PLLパーシャル・リコンフィグレーションI/O (DPRIO) レジスター
- ダイナミック・リコンフィグレーション・インターフェイスからのfPLL DPRIOレジスター
- ダイナミック・リコンフィグレーション・インターフェイスからのNative PHY DPRIOレジスター
NPDMEコマンド (現在の通称 adme*_) は、次のレジスターへのアクセスを提供します。
- ATX PLL NPDMEインターフェイスからのATX PLL DPRIOレジスター
- fPLL NPDMEインターフェイスからのfPLL DPRIOレジスター
- Native PHY NPDMEインターフェイスからのNative PHY DPRIOレジスター