インテルのみ表示可能 — GUID: spr1470758112056
Ixiasoft
7.1.1. レジスターアクセスの定義
7.1.2. PCIコンフィグレーション・ヘッダー・レジスター
7.1.3. PCI Express機能構造
7.1.4. インテル定義のVSEC Capabilityヘッダー
7.1.5. Uncorrectable Internal Error Status (修正不可能な内部エラーステータス) レジスター
7.1.6. Uncorrectable Internal Error Mask (修正不可能な内部エラーマスク) レジスター
7.1.7. Correctable Internal Error Status (修正可能な内部エラーステータス) レジスター
7.1.8. Correctable Internal Error Mask (修正可能な内部エラーマスク) レジスター
10.5.1. ebfm_barwrプロシージャー
10.5.2. ebfm_barwr_immプロシージャー
10.5.3. ebfm_barrd_waitプロシージャー
10.5.4. ebfm_barrd_nowtプロシージャー
10.5.5. ebfm_cfgwr_imm_waitプロシージャー
10.5.6. ebfm_cfgwr_imm_nowtプロシージャー
10.5.7. ebfm_cfgrd_waitプロシージャー
10.5.8. ebfm_cfgrd_nowtプロシージャー
10.5.9. BFMコンフィグレーション・プロシージャー
10.5.10. BFM共有メモリー・アクセス・プロシージャー
10.5.11. BFMログおよびメッセージ・プロシージャー
10.5.12. Verilog HDL Formattingファンクション
インテルのみ表示可能 — GUID: spr1470758112056
Ixiasoft
3.3.1. Avalon-MM Masterインターフェイス
Avalon-MM Masterモジュールは、PCI Expressリンクから受信したPCI Express MRdおよびMWr TLP要求を、Avalon-MMインターフェイス上のAvalon-MM読み出しおよび書き込みトランザクションに変換します。Avalon-MMマスターモジュールは、PCI Express Completion TLP (CplD) を使用して、Avalon-MMインターフェイスで受信した読み出しデータを返します。
サポートされている6つのBARのそれぞれに1つずつ、コンフィグレーション時に最大6つのAvalon-MM Masterインターフェイスをイネーブルできます。イネーブルされた各Avalon-MM Masterインターフェイスは、コンポーネントGUI内でバーストまたは非バーストに設定できます。バーストAvalon-MM Masterは高スループット転送用にデザインされており、アプリケーション・インターフェイスのデータバス幅は256ビットまたは64ビットのいずれかです。非バーストAvalon-MM Masterは、バイトイネーブル制御または32ビットのAvalon-MM Slaveの制御に細かい粒度を必要とする小さな転送用にデザインされています。このインターフェイスを構成する信号のプリフィクスは rxm_bar<bar_num>* です。
Avalon-MM Masterのタイプ | データバス幅 | 最大バーストサイズ | バイトイネーブルの粒度 | 最大の未処理の読み出し要求 |
---|---|---|---|---|
非バースト | 32ビット | 1サイクル | Byte | 1 |
バースト | 256ビット | 16サイクル | DWord4 | 32 |
バースト | 64ビット | 64サイクル | Byte | 16 |
4 DWORD未満の粒度を使用すると、予測できない結果が生じます。バッファーは、DWORD粒度に対応するサイズにする必要があります。