インテルのみ表示可能 — GUID: nik1410564920940
Ixiasoft
7.1.1. レジスターアクセスの定義
7.1.2. PCIコンフィグレーション・ヘッダー・レジスター
7.1.3. PCI Express機能構造
7.1.4. インテル定義のVSEC Capabilityヘッダー
7.1.5. Uncorrectable Internal Error Status (修正不可能な内部エラーステータス) レジスター
7.1.6. Uncorrectable Internal Error Mask (修正不可能な内部エラーマスク) レジスター
7.1.7. Correctable Internal Error Status (修正可能な内部エラーステータス) レジスター
7.1.8. Correctable Internal Error Mask (修正可能な内部エラーマスク) レジスター
10.5.1. ebfm_barwrプロシージャー
10.5.2. ebfm_barwr_immプロシージャー
10.5.3. ebfm_barrd_waitプロシージャー
10.5.4. ebfm_barrd_nowtプロシージャー
10.5.5. ebfm_cfgwr_imm_waitプロシージャー
10.5.6. ebfm_cfgwr_imm_nowtプロシージャー
10.5.7. ebfm_cfgrd_waitプロシージャー
10.5.8. ebfm_cfgrd_nowtプロシージャー
10.5.9. BFMコンフィグレーション・プロシージャー
10.5.10. BFM共有メモリー・アクセス・プロシージャー
10.5.11. BFMログおよびメッセージ・プロシージャー
10.5.12. Verilog HDL Formattingファンクション
インテルのみ表示可能 — GUID: nik1410564920940
Ixiasoft
7.2.1.4. エンドポイント用のPCI Express to Avalon-MM Interrupt StatusレジスターおよびEnableレジスター
これらのレジスターは、PCI Express Avalon-MMブリッジロジック内のさまざまな信号のステータスを記録します。これらのレジスターにより、イネーブルしたときにAvalon-MM割り込みがアサートされます。Avalon-MM割り込みを処理するインターコネクト・ファブリックに近接するプロセッサーは、これらのレジスターにアクセス可能です。
注: これらのレジスターには、PCI Express Avalon-MMブリッジのマスターポートからアクセスしないでください。ただし、ハードウェアにおいては、PCI Express Avalon-MMブリッジのマスターポートがこれらのレジスターへのアクセスを妨げることはありません。
次の表では、エンドポイント用のInterrupt Statusレジスターについて説明しています。これは、Avalon-MM割り込みをアサートさせる可能性のあるすべての条件のステータスを記録しています。
Avalon-MM割り込みは、PCI Express to Avalon-MM Interrupt Enable レジスターの対応するビットを設定することで、Avalon-MM Interrupt Status 内で記載された任意の条件をアサートすることが可能です。
PCI Express割り込みは、記述されているすべてのエラー条件に対してもイネーブル可能です。ただし、特定のビットに対してAvalon-MMまたはPCI Express割り込みの1つのみをイネーブルすることが可能です。通常は、PCI ExpressまたはAvalon-MMドメインのいずれかの単一のプロセスが、割り込みによってレポートされた条件を処理します。
ビット |
名称 |
アクセス |
説明 |
---|---|---|---|
[31:0] | Avalon-MM Interrupt Status レジスター内のビットの1-for1イネーブルマッピング | RW | 1に設定されている場合、Avalon-MM Interrupt Status レジスターの関連するビットを設定すると、Avalon-MM割り込み信号である cra_irq_o がアサートされます。 |