インテルのみ表示可能 — GUID: nik1410565018050
Ixiasoft
7.1.1. レジスターアクセスの定義
7.1.2. PCIコンフィグレーション・ヘッダー・レジスター
7.1.3. PCI Express機能構造
7.1.4. インテル定義のVSEC Capabilityヘッダー
7.1.5. Uncorrectable Internal Error Status (修正不可能な内部エラーステータス) レジスター
7.1.6. Uncorrectable Internal Error Mask (修正不可能な内部エラーマスク) レジスター
7.1.7. Correctable Internal Error Status (修正可能な内部エラーステータス) レジスター
7.1.8. Correctable Internal Error Mask (修正可能な内部エラーマスク) レジスター
10.5.1. ebfm_barwrプロシージャー
10.5.2. ebfm_barwr_immプロシージャー
10.5.3. ebfm_barrd_waitプロシージャー
10.5.4. ebfm_barrd_nowtプロシージャー
10.5.5. ebfm_cfgwr_imm_waitプロシージャー
10.5.6. ebfm_cfgwr_imm_nowtプロシージャー
10.5.7. ebfm_cfgrd_waitプロシージャー
10.5.8. ebfm_cfgrd_nowtプロシージャー
10.5.9. BFMコンフィグレーション・プロシージャー
10.5.10. BFM共有メモリー・アクセス・プロシージャー
10.5.11. BFMログおよびメッセージ・プロシージャー
10.5.12. Verilog HDL Formattingファンクション
インテルのみ表示可能 — GUID: nik1410565018050
Ixiasoft
10.5.11.2. ebfm_log_stop_sim Verilog HDLファンクション
ebfm_log_stop_sim プロシージャーは、シミュレーションを停止します。
位置 |
altrpcietb_bfm_log.v |
|
---|---|---|
シンタックス |
Verilog HDL: return:=ebfm_log_stop_sim (success); |
|
引数 |
success | 1に設定すると、正常なコンプリーションを示すメッセージを表示して、このプロセスはシミュレーションを停止します。メッセージには SUCCESS のプリフィクスが付加されます。 それ以外の場合、コンプリーションの失敗を示すメッセージを表示して、このプロセスはシミュレーションを停止します。メッセージには FAILURE のプリフィクスが不可されます。 |
戻り値 |
Always 0 |
この値は、Verilog HDLファンクションにのみ適用されます。 |