インテルのみ表示可能 — GUID: qzn1504196828091
Ixiasoft
7.1.1. レジスターアクセスの定義
7.1.2. PCIコンフィグレーション・ヘッダー・レジスター
7.1.3. PCI Express機能構造
7.1.4. インテル定義のVSEC Capabilityヘッダー
7.1.5. Uncorrectable Internal Error Status (修正不可能な内部エラーステータス) レジスター
7.1.6. Uncorrectable Internal Error Mask (修正不可能な内部エラーマスク) レジスター
7.1.7. Correctable Internal Error Status (修正可能な内部エラーステータス) レジスター
7.1.8. Correctable Internal Error Mask (修正可能な内部エラーマスク) レジスター
10.5.1. ebfm_barwrプロシージャー
10.5.2. ebfm_barwr_immプロシージャー
10.5.3. ebfm_barrd_waitプロシージャー
10.5.4. ebfm_barrd_nowtプロシージャー
10.5.5. ebfm_cfgwr_imm_waitプロシージャー
10.5.6. ebfm_cfgwr_imm_nowtプロシージャー
10.5.7. ebfm_cfgrd_waitプロシージャー
10.5.8. ebfm_cfgrd_nowtプロシージャー
10.5.9. BFMコンフィグレーション・プロシージャー
10.5.10. BFM共有メモリー・アクセス・プロシージャー
10.5.11. BFMログおよびメッセージ・プロシージャー
10.5.12. Verilog HDL Formattingファンクション
インテルのみ表示可能 — GUID: qzn1504196828091
Ixiasoft
11.2.1.4.3. レジスター・アドレス・マップ
link_insp_test_suite.tcl および ltssm_state_monitor.tcl で定義したとおりに実行した場合のベースアドレスは、次のとおりです。
ベースアドレス |
機能ブロック |
アクセス |
---|---|---|
0x00000 | fPLL | RW |
0x10000 | ATX PLL | RW |
0x20000 | LTSSM Monitor | RW |
0x40000 | Native PHY Channe 0 | RW |
0x42000 | Native PHY Channe 1 | RW |
0x44000 | Native PHY Channe 2 | RW |
0x46000 | Native PHY Channe 3 | RW |
0x48000 | Native PHY Channe 4 | RW |
0x4A000 | Native PHY Channe 5 | RW |
0x4C000 | Native PHY Channe 6 | RW |
0x4E000 | Native PHY Channe 7 | RW |
0x50000 | Native PHY Channe 8 | RW |
0x52000 | Native PHY Channe 9 | RW |
0x54000 | Native PHY Channe 10 | RW |
0x56000 | Native PHY Channe 11 | RW |
0x58000 | Native PHY Channe 12 | RW |
0x5A000 | Native PHY Channe 13 | RW |
0x5C000 | Native PHY Channe 14 | |
0x5E000 | Native PHY Channe 15 | RW |
0x80000 | PCIe* Configuration Space | RW |