インテルのみ表示可能 — GUID: aul1541051395075
Ixiasoft
2.1. インテル® Stratix 10® エンベデッド・メモリー・ブロックにおけるバイトイネーブル
2.2. アドレス・クロック・イネーブルのサポート
2.3. 非同期クリアと同期クリア
2.4. メモリーブロックの誤り訂正コードのサポート
2.5. Force-to-Zero
2.6. コヒーレント読み出しメモリー
2.7. フリーズロジック
2.8. トゥルー・デュアル・ポート・デュアル・クロック・エミュレーター
2.9. インテル® Stratix 10® でサポートされているエンベデッド・メモリーIPコア
2.10. インテル® Stratix 10® エンベデッド・メモリーのクロッキング・モード
2.11. インテル® Stratix 10® エンベデッド・メモリーのコンフィグレーション
2.12. 読み出しアドレスレジスターおよび書き込みアドレスレジスターの初期値
インテルのみ表示可能 — GUID: aul1541051395075
Ixiasoft
5.1.2. デザイン例のシミュレーション
- ModelSimを起動してシミュレーションを続行します。ModelSimでディレクトリーをこのプロジェクトを保存したパスに変更するには、<file>-<change directory> に移動します。
- Transcripウィンドウで次のコマンドを入力してシミュレーションを開始します。
source sim_top.tcl
Tclスクリプトでは、すべてのソースファイルとライブラリー・ファイルをコンパイルし、シミュレーションを開始します。