インテルのみ表示可能 — GUID: vgo1459220559281
Ixiasoft
2.1. インテル® Stratix 10® エンベデッド・メモリー・ブロックにおけるバイトイネーブル
2.2. アドレス・クロック・イネーブルのサポート
2.3. 非同期クリアと同期クリア
2.4. メモリーブロックの誤り訂正コードのサポート
2.5. Force-to-Zero
2.6. コヒーレント読み出しメモリー
2.7. フリーズロジック
2.8. トゥルー・デュアル・ポート・デュアル・クロック・エミュレーター
2.9. インテル® Stratix 10® でサポートされているエンベデッド・メモリーIPコア
2.10. インテル® Stratix 10® エンベデッド・メモリーのクロッキング・モード
2.11. インテル® Stratix 10® エンベデッド・メモリーのコンフィグレーション
2.12. 読み出しアドレスレジスターおよび書き込みアドレスレジスターの初期値
インテルのみ表示可能 — GUID: vgo1459220559281
Ixiasoft
4.1.5. ROM: 2-PORT Intel FPGA IPのパラメーター
この表は、RAM: 2-PORT Intel FPGA IPIコアに対するパラメーターの一覧です。
パラメーター | 選択可能な値 | 詳細 | |
---|---|---|---|
パラメーター設定:Widths/Blk Type | |||
How do you want to specify the memory size? |
|
メモリー容量の指定をワードかビットのどちらでするかを決定します。 | |
How many words of memory? | 32、64、128、256、512、1024、2048、4096、8192、16384、32768、および65536 | ワード数を指定します。 | |
Use different data widths on different ports | On/Off | 異なるポートで異なるデータ幅を使用するかどうかを指定します。 | |
How wide should the ‘q_a’ output bus be? | — | 「q_a」および「q_b」出力ポートの幅を指定します。 | |
How wide should the ‘q_b’ output bus be? | |||
RAM block type | Auto、M20K | メモリーブロックのタイプを指定します。選択できるメモリーブロックのタイプは、ターゲットのデバイスによって異なります。 | |
Set the maximum block depth to | M20K: Auto、512、1024、2048 | ワード内の最大ブロック深度を指定します。Autoをメモリー・ブロック・タイプとして選択する場合にのみ、このオプションが有効化されます。 | |
パラメーター設定:Clks/Rd, Byte En | |||
What clocking method would you like to use? |
|
使用するクロッキング方法を指定します。
|
|
Create a ‘rden_a’ and ‘rden_b’ read enable signal | On/Off | 読み出しイネーブル信号を作成するかどうかを指定します。 | |
パラメーター設定:Regs/Clkens/Aclrs | |||
Which ports should be registered? Read output ports |
On/Off | 読み出し出力ポートを登録するかどうかを指定します。 | |
‘q_a’ port | On/Off | 「q_a」出力ポートを登録するかどうかを指定します。 | |
‘q_b’ port | On/Off | 「q_b」出力ポートを登録するかどうかを指定します。 | |
Use clock enable for port A input registers | On/Off | クロックイネーブルをポートA入力レジスターに対して使用するかどうかを指定します。 | |
Use clock enable for port A output registers | On/Off | クロックイネーブルをポートA出力レジスターに対して使用するかどうかを指定します。 | |
Use clock enable for port A input registers | On/Off | クロックイネーブルをポートB入力レジスターに対して使用するかどうかを指定します。 | |
Use clock enable for port A output registers | On/Off | クロックイネーブルをポートB出力レジスターに対して使用するかどうかを指定します。 | |
Aclr Options
|
On/Off | 登録済みポートが非同期クリアポートによってクリアされるかどうかを指定します。 | |
Sclr Options
|
On/Off | 登録済みポートが非同期クリアポートによってクリアされるかどうかを指定します。 | |
パラメーター設定:Mem Init | |||
Do you want to specify the initial content of the memory? |
|
メモリーの初期コンテンツを指定します。 ROMモードでは、メモリー初期化ファイル (.mif) または16進数 ( Intel® 形式) ファイル (.hex) を指定してください。Yes, use this file for the memory content dataオプションは、デフォルトでオンになっています。 |
|
The initial content file should conform to which port's dimension? |
|
初期コンテンツファイルをポートAまたはポートBのどちらに準拠させるかを指定します。 | |
パラメーター設定 : Performance Optimization | |||
Enable Force-to-Zero | On/Off | 読み出しイネーブル信号をディアサートする場合に、出力をゼロに設定するかどうかを指定します。 この機能を有効にすることでグルーロジックのパフォーマンスが向上するのは、選択したメモリー深度が単一のメモリーブロックよりも大きい場合です。 |