インテルのみ表示可能 — GUID: pch1501477605177
Ixiasoft
2.1. インテル® Stratix 10® エンベデッド・メモリー・ブロックにおけるバイトイネーブル
2.2. アドレス・クロック・イネーブルのサポート
2.3. 非同期クリアと同期クリア
2.4. メモリーブロックの誤り訂正コードのサポート
2.5. Force-to-Zero
2.6. コヒーレント読み出しメモリー
2.7. フリーズロジック
2.8. トゥルー・デュアル・ポート・デュアル・クロック・エミュレーター
2.9. インテル® Stratix 10® でサポートされているエンベデッド・メモリーIPコア
2.10. インテル® Stratix 10® エンベデッド・メモリーのクロッキング・モード
2.11. インテル® Stratix 10® エンベデッド・メモリーのコンフィグレーション
2.12. 読み出しアドレスレジスターおよび書き込みアドレスレジスターの初期値
インテルのみ表示可能 — GUID: pch1501477605177
Ixiasoft
4.4.1. コンフィグレーション方法
方法 | 詳細 |
---|---|
FIFO2パラメーター・エディターを使用する。 | インテルでは、この方法を使用したFIFO2 Intel FPGA IPコアの構築をお勧めしています。これは、FIFO2 Intel FPGA IPコアのコンフィグレーションおよび構築を効率的に行う方法です。FIFO2パラメーター・エディターのオプションを使用すると、FIFO2 Intel FPGA IPコアのコンフィグレーションを簡単に行うことができます。 FIFO2 Intel FPGA IPコアのパラメーター・エディターへのアクセスは、IPカタログのBasic Functions > On Chip Memory > FIFO2で行います。10 |
FIFO2 Intel FPGA IPコアを手動インスタンス化する。 | この方法を使用するのは、ユーザーがエキスパートである場合のみです。この方法ではIPコアの詳細仕様の知識が必要とされます。使用する入力ポートと出力ポート、および割り当てられたパラメーター値が有効で、ターゲットデバイス用にインスタンス化したFIFO2Intel FPGA IPコアに対して使用できることを確認してください。 |
10 dcfifoまたはscfifoは、FIFO2 プラットフォーム・デザイナーシステムのエンティティー名に使用しないでください。