インテルのみ表示可能 — GUID: sdg1487579015361
Ixiasoft
2.1. インテル® Stratix 10® エンベデッド・メモリー・ブロックにおけるバイトイネーブル
2.2. アドレス・クロック・イネーブルのサポート
2.3. 非同期クリアと同期クリア
2.4. メモリーブロックの誤り訂正コードのサポート
2.5. Force-to-Zero
2.6. コヒーレント読み出しメモリー
2.7. フリーズロジック
2.8. トゥルー・デュアル・ポート・デュアル・クロック・エミュレーター
2.9. インテル® Stratix 10® でサポートされているエンベデッド・メモリーIPコア
2.10. インテル® Stratix 10® エンベデッド・メモリーのクロッキング・モード
2.11. インテル® Stratix 10® エンベデッド・メモリーのコンフィグレーション
2.12. 読み出しアドレスレジスターおよび書き込みアドレスレジスターの初期値
インテルのみ表示可能 — GUID: sdg1487579015361
Ixiasoft
2.7. フリーズロジック
フリーズロジック機能では、クロックイネーブル回路を実装してそれをパーシャル・リコンフィグレーション領域で使用するかどうかを指定します。
この機能が適用されるのはRAMモードのみです。
- シングルポートRAM
- デュアルポートRAM
- クワッドポートRAM
必要に応じてImplement clock-enable circuitry for use in a partial reconfigurationをオンにして、パーシャル・リコンフィグレーションで使用し、フリーズロジック機能をRAM IPコアのパラメーター・エディターでイネーブルにします。