インテルのみ表示可能 — GUID: vyp1501470741564
Ixiasoft
2.1. インテル® Stratix 10® エンベデッド・メモリー・ブロックにおけるバイトイネーブル
2.2. アドレス・クロック・イネーブルのサポート
2.3. 非同期クリアと同期クリア
2.4. メモリーブロックの誤り訂正コードのサポート
2.5. Force-to-Zero
2.6. コヒーレント読み出しメモリー
2.7. フリーズロジック
2.8. トゥルー・デュアル・ポート・デュアル・クロック・エミュレーター
2.9. インテル® Stratix 10® でサポートされているエンベデッド・メモリーIPコア
2.10. インテル® Stratix 10® エンベデッド・メモリーのクロッキング・モード
2.11. インテル® Stratix 10® エンベデッド・メモリーのコンフィグレーション
2.12. 読み出しアドレスレジスターおよび書き込みアドレスレジスターの初期値
インテルのみ表示可能 — GUID: vyp1501470741564
Ixiasoft
4.4.5. FIFO2 Intel FPGA IPパラメーター
パラメーター | 選択可能な値 | 詳細 | |
---|---|---|---|
What type of FIFO you prefer? |
|
FIFOのタイプを指定します。 | |
How wide should the FIFO be? | — | データ幅およびqポートを指定します。 | |
RAM block type |
|
FIFOに使用するRAMブロックの種類を指定します。 | |
パラメーター設定 : Reset Option | |||
Enable Asynchronous Clear (ACLR) | On/Off | 書き込みと読み出しの非同期リセットを指定します。 | |
パラメーター設定 : Performance Optimization | |||
Enable per RAM block preserve/duplication for:
* Note: This will typically increase Fmax at the expense of resources. |
On/Off | ブロックごとの保持/重複を有効にします。
|
|
When you select Dual-clock, the following options are available:
|
3、4 | マルチフロップ・シンクロナイザー・チェーンの長さを書き込みおよび読み出しグレイコード・ポインターに対して指定します。 |