インテルのみ表示可能 — GUID: vgo1459164393770
Ixiasoft
2.1. インテル® Stratix 10® エンベデッド・メモリー・ブロックにおけるバイトイネーブル
2.2. アドレス・クロック・イネーブルのサポート
2.3. 非同期クリアと同期クリア
2.4. メモリーブロックの誤り訂正コードのサポート
2.5. Force-to-Zero
2.6. コヒーレント読み出しメモリー
2.7. フリーズロジック
2.8. トゥルー・デュアル・ポート・デュアル・クロック・エミュレーター
2.9. インテル® Stratix 10® でサポートされているエンベデッド・メモリーIPコア
2.10. インテル® Stratix 10® エンベデッド・メモリーのクロッキング・モード
2.11. インテル® Stratix 10® エンベデッド・メモリーのコンフィグレーション
2.12. 読み出しアドレスレジスターおよび書き込みアドレスレジスターの初期値
インテルのみ表示可能 — GUID: vgo1459164393770
Ixiasoft
4. インテル® Stratix 10® エンベデッド・メモリーIPコアのリファレンス
インテル® Stratix 10® エンベデッド・メモリーの機能にアクセスするには、 インテル® Quartus® Prime開発ソフトウェアのOn Chip Memory IPコアを使用します。
On Chip Memory IPコアには次のものがあります。
- RAM: 1-Port Intel FPGA IP - シングルポートRAMをインスタンス化します。
- RAM: 2-Port Intel FPGA IP - デュアルポートおよび双方向ポートRAMをインスタンス化します。
- RAM: 4-Port Intel FPGA IP - クアッドポートRAMをインスタンス化します。
- ROM: 1-Port Intel FPGA IP - シングルポートROMをインスタンス化します。
- ROM: 2-Port Intel FPGA IP - デュアルポートおよび双方向ポートROMをインスタンス化します。
- eSRAM (Embedded Synchronous Random Access Memory) Intel FPGA IPe - ネイティブeSRAMブロック
- FIFO (First-In-First-Out) をインスタンス化します。 Intel FPGA IP - FIFO Intel FPGA IPコアをインスタンス化します。
- FIFO2 Intel FPGA IP - FIFO2 Intel FPGA IPコアをインスタンス化します。