インテルのみ表示可能 — GUID: vgo1440152012321
Ixiasoft
2.1. インテル® Stratix 10® エンベデッド・メモリー・ブロックにおけるバイトイネーブル
2.2. アドレス・クロック・イネーブルのサポート
2.3. 非同期クリアと同期クリア
2.4. メモリーブロックの誤り訂正コードのサポート
2.5. Force-to-Zero
2.6. コヒーレント読み出しメモリー
2.7. フリーズロジック
2.8. トゥルー・デュアル・ポート・デュアル・クロック・エミュレーター
2.9. インテル® Stratix 10® でサポートされているエンベデッド・メモリーIPコア
2.10. インテル® Stratix 10® エンベデッド・メモリーのクロッキング・モード
2.11. インテル® Stratix 10® エンベデッド・メモリーのコンフィグレーション
2.12. 読み出しアドレスレジスターおよび書き込みアドレスレジスターの初期値
インテルのみ表示可能 — GUID: vgo1440152012321
Ixiasoft
2.10. インテル® Stratix 10® エンベデッド・メモリーのクロッキング・モード
各 インテル® Stratix 10® エンベデッド・メモリーの動作モードでは、クロッキング・モードをサポートしています。
クロッキング・モード | メモリーモード | |||||
---|---|---|---|---|---|---|
シングルポート | シンプル・デュアルポート | トゥルー・デュアルポート | シンプル・クワッドポート | シングルポートROM | デュアルポートROM | |
シングル・クロック・モード | あり | あり | あり | あり | あり | あり |
読み出し/書き込みクロックモード | – | あり | - 1 | – | – | — |
入力/出力クロックモード | あり | あり | あり | - 2 | あり | あり |
注: クロックイネーブル信号がサポートされているのは、MLABブロックの読み出しアドレス、バイトイネーブル、およびデータ入力レジスターです。
1 読み出し/書き込みクロックモードは、エミュレートされたトゥルー・デュアルポートを介して行われます。エミュレートされたトゥルー・デュアルポートの詳細に関しては、トゥルー・デュアル・ポート・デュアル・エミュレーターの項を参照してください。
2 入力モードと出力モードでは同じクロックを共有します。