インテルのみ表示可能 — GUID: vgo1440155538551
Ixiasoft
2.1. インテル® Stratix 10® エンベデッド・メモリー・ブロックにおけるバイトイネーブル
2.2. アドレス・クロック・イネーブルのサポート
2.3. 非同期クリアと同期クリア
2.4. メモリーブロックの誤り訂正コードのサポート
2.5. Force-to-Zero
2.6. コヒーレント読み出しメモリー
2.7. フリーズロジック
2.8. トゥルー・デュアル・ポート・デュアル・クロック・エミュレーター
2.9. インテル® Stratix 10® でサポートされているエンベデッド・メモリーIPコア
2.10. インテル® Stratix 10® エンベデッド・メモリーのクロッキング・モード
2.11. インテル® Stratix 10® エンベデッド・メモリーのコンフィグレーション
2.12. 読み出しアドレスレジスターおよび書き込みアドレスレジスターの初期値
インテルのみ表示可能 — GUID: vgo1440155538551
Ixiasoft
2.11.1. 混合幅ポートのコンフィグレーション
混合幅ポートのコンフィグレーションのサポートは、シンプル・デュアルポートRAMメモリー動作モードでのみでされています。
注: MLABでは混合幅ポートのコンフィグレーションはサポートされていません。
動作モード | 混合幅比率 | |
---|---|---|
バイトイネーブルなし | バイトイネーブルあり | |
シンプル・デュアルポート |
注: 1、2、4、8、16、および328、16、および32がエミュレートされます。エミュレートされた比率には、幅の広いポートの .mif
寸法を使用します。 |
1、2および4 |
トゥルー・デュアルポート | 1 | 1 |
シンプル・クワッドポート | 1 | 1 |