インテルのみ表示可能 — GUID: vgo1440155971101
Ixiasoft
2.1. インテル® Stratix 10® エンベデッド・メモリー・ブロックにおけるバイトイネーブル
2.2. アドレス・クロック・イネーブルのサポート
2.3. 非同期クリアと同期クリア
2.4. メモリーブロックの誤り訂正コードのサポート
2.5. Force-to-Zero
2.6. コヒーレント読み出しメモリー
2.7. フリーズロジック
2.8. トゥルー・デュアル・ポート・デュアル・クロック・エミュレーター
2.9. インテル® Stratix 10® でサポートされているエンベデッド・メモリーIPコア
2.10. インテル® Stratix 10® エンベデッド・メモリーのクロッキング・モード
2.11. インテル® Stratix 10® エンベデッド・メモリーのコンフィグレーション
2.12. 読み出しアドレスレジスターおよび書き込みアドレスレジスターの初期値
インテルのみ表示可能 — GUID: vgo1440155971101
Ixiasoft
3.5. 消費電力の削減
デザイン内の各メモリーブロックの交流 (AC) 消費電力を削減します。
- インテル® Stratix 10® のメモリー・ブロック・クロック・イネーブルを使用して、各エンベデッド・メモリー・ブロックのクロッキングを制御します。
- 読み出しイネーブル信号を使用して、読み出し動作が必要なときにだけ実行されるようにします。デザインにRead-During-Writeが不要な場合、消費電力を削減するために、リードイネーブル信号のディアサートを書き込み動作中かつメモリー動作が実行されていない間に行います。
- インテル® Quartus® Prime開発ソフトウェアを使用して、未使用のエンベデッド・メモリー・ブロックを自動的に低電力モードにし、スタティック電力を削減します。