インテルのみ表示可能 — GUID: nik1410564990119
Ixiasoft
5.1. コンフィグレーション・スペース・レジスターとPCIe仕様の対応関係
5.2. Type 0コンフィグレーション・スペース・レジスター
5.3. Type 1コンフィグレーション・スペース・レジスター
5.4. PCI Express機能構造
5.5. Intel定義のVSECレジスター
5.6. CvPレジスター
5.7. 64ビットおよび128ビットのAvalon-MMブリッジ・レジスターの説明
5.8. Avalon-MMルートポートのプログラミング・モデル
5.9. Uncorrectable Internal Error Mask(訂正不能な内部エラーマスク)レジスター
5.10. Uncorrectable Internal Error Status(訂正不能な内部エラー・ステータス)レジスター
5.11. Correctable Internal Error Mask(訂正可能な内部エラーマスク)レジスター
5.12. Correctable Internal Error Status(訂正可能な内部エラー・ステータス)レジスター
5.7.1.1. Avalon-MM to PCI Express割り込みステータス・レジスター
5.7.1.2. Avalon-MM to PCI Express割り込みイネーブル・レジスター
5.7.1.3. PCI Express Mailbox Registers
5.7.1.4. Avalon-MM-to-PCI Expressアドレス変換テーブル
5.7.1.5. エンドポイント用のPCI Express to Avalon-MM Interrupt StatusレジスターおよびEnableレジスター
5.7.1.6. Avalon-MM Mailbox Registers
5.7.1.7. Control Register Access (CRA) Avalon-MMスレーブポート
インテルのみ表示可能 — GUID: nik1410564990119
Ixiasoft
8.3. リンク・トレーニングに関する問題の回避に向けて推奨されるリセットシーケンス
- FPGAブロック・コントローラーからのCONFIG_DONEのアサーションで示されるように、FPGAがコンフィグレーションされるまで待ちます。
- mgmt_rst_reset入力をトランシーバー・リコンフィグレーション・コントローラーIPコアにディアサートします。
- tx_cal_busyおよびrx_cal_busy SERDES出力がディアサートされるのを待ちます。
-
PCIeのハードIPをリセットから解除するには、pin_perstnをディアサートします。プラグイン・カードであれば、pin_perstnに対する最小アサートタイムは、100ミリ秒です。エンベデッド・システムには、pin_perstnに対する最小アサートタイムはありません。
- reset_status出力がデアサートされるのを待ちます。
- このreset出力をアプリケーション層にディアサートします。