3.9. Avalonメモリー・マップド・システムの設定

PCIeソリューションに向けた Arria V Avalon-MMインターフェイス: ユーザーガイド

ダウンロード PDF

ID 683773

日付 5/21/2017

バージョン 15.1

Public

インテルのみ表示可能 — GUID: nik1410564806491

Ixiasoft

詳細を見る

3.9. Avalonメモリー・マップド・システムの設定

表 17. Avalonメモリー・マップド・システムの設定
パラメーター	値	説明
Avalon-MM data width	64-bit 128-bit	Application Layer to Transaction Layerインターフェイスのデータ幅を指定します。データ幅、レーン数、Application Layerクロックの周波数、データレートの正当な組み合わせについては、Application Layer Clock Frequencies for All Combinations of Link Width, Data Rate and Application Layer Interface Widthsを参照してください。
Avalon-MM address width	32-bit 64-bit	Avalonアドレスドメイン内のAvalon-MMスレーブにアクセスするAvalon-MM RXマスターポートのアドレス幅を指定します。32ビットアドレスを選択すると、PCI Express Avalon-MMブリッジはアドレス変換を実行します。 64ビットのアドレスを指定すると、どちらの方向にもアドレス変換は実行されません。指定された送信先アドレスは、変更されることなくAvalon-MMインターフェイスに転送されます。 DMAを備えたAvalon-MMの場合、この値は64に設定する必要があります。
Peripheral mode	Requester/Completer Completer-Only	Avalon‑MM Arria V PCI Express用のハードIPがアップストリームのPCI Expressデバイスに要求を送信したり、受信する要求がパイプライン化されているのかどうかを指定します。 Requester/Completer—このモードでは、ハードIPはPCI Express TXリンクで要求パケットを送信し、PCI Express RXリンクで要求パケットを受信することができます。 Completer-Only—このモードでは、ハードIPは要求を受信できますが、アップストリーム要求は開始できません。ただし、PCI Express TXリンクで完了パケットを送信可能です。このモードは、Avalon-MM TXスレーブポートを削除するため、ロジックの使用率を低減します
Single DW Completer	On/Off	これは、Completer Onlyモードのパイプライン化されていないバージョンです。どのような場合でも、未処理となることができるのは1つの単一の要求のみです。Single DWORD completer は、Completer Onlyよりも少ないリソースを使用します。このバリアントは、ホストCPUからの単純な読み出しレジスターと書き込みレジスターアクセスを必要とするシステムをターゲットとしています。このオプションを選択する場合、Avalon-MM幅に関係なく、RXM BARマスターの幅は常に32ビットとなります。 DMAを備えたAvalon-MMの場合、この値はOffにする必要があります。
Control register access (CRA) Avalon-MM slave port	On/Off	特別なスレーブポートを使用してインターコネクトファブリックからブリッジレジスターへの読み出しと書き込みアクセスを可能にします。このオプションは、Requester/Completerバリアントには必須で、Completer Onlyバリアントにはオプションです。このオプションを有効にすると、Completer-Only DWORDのバリエーションを除き、ブリッジレジスターへの読み出しと書き込みアクセスが可能になります。
Enable multiple MSI/MSI-X support	On/Off	このオプションをOnにすると、MSIおよびMSI-X割り込み用のCustom Interrupt Handlerの実装に使用できるトップレベルのMSIおよびMSI-Xインターフェイスがコアによってエクスポートされます。Custom Interrupt Handlerについての詳細は、Interrupts for End Points Using the Avalon-MM Interface with Multiple MSI/MSI‑X Supportを参照してください。このオプションをOffにすると、コアは割り込みを内部で処理します。
Auto enabled PCIe interrupt (enabled at power-on)	On/Off	このオプションをオンにすると、起動時にAvalon‑MM Arria V PCI Express用ハードIPを起動時にイネーブルします。このオプションをオフにすると、割り込みレジス―多を起動時にディセーブルします。この設定は、割り込みイネーブルレジスターのランタイム・コンフィグレーションに影響しません。 DMAを備えたAvalon-MMの場合、この値はOffにする必要があります。
Enable hard IP status bus	On/Off	このオプションをオンにすると、最上位のバリアントにトランシーバー・リコンフィグレーション・コントローラーIPコアに接続するために必要な信号が含まれます。このバリアントには次の信号が含まれます。リンクステータス信号 ECCエラー信号 TXおよびRXパリティー・エラー信号 RXバッファーに現時点で格納されたコンプリーションTLPの総数を示すコンプリーション・ヘッダーおよびデータ信号 Intelでは、信号品質を向上させるためにトランシーバー・リコンフィグレーション・コントローラIPコアをデザインに含めることを推奨しています。
Enable hard IP status extension bus	On/Off	このオプションをオンにすると、トップレベルのバリアントに、リンク・トレーニング、ステータス、エラー、トランザクション・レイヤー・コンフィグレーションス・ペース信号など、デバッグに役立つ信号が含まれます。このトップレベルのバリアントには、トランザクション・レイヤーに接続するネイティブAvalon-STインターフェイスのパケット、エラー、レディー、BAR信号のパケットの開始と完了を示す信号も含まれます。次の信号は、トップレベルのバリアントに含まれています。リンクステータス信号 ECCエラー信号 Transaction Layer Configuration Space信号 Avalon-STパケット、エラー、レディー、およびBAR信号
AvalonからPCIeへのアドレス変換設定
Number of address pages	1、2、4、8、16、32、 64、128、256、512	要求パケットがトランザクション・レイヤーに送信される前に、Avalon-MMアドレスからPCI Expressアドレスへの変換に必要となるページ数を指定します。 512まで選択可能な各エントリーは、特定のサイズのPCI Expressメモリーセグメントのベースアドレスに相当します。このパラメーターは、32ビット・アドレッシングを選択した場合にのみ必要です。
Size of address pages	4 Kbytes ~ 4 GBytes	各メモリーセグメントのサイズを指定します。メモリーセグメントのサイズは同じでなければいけません。アドレス変換の詳細については、Avalon-MM-to-PCI Express Address Translation Algorithm for 32-Bit Bridgeを参照してください。このパラメーターは、32ビット・アドレッシングを選択した場合にのみ必要です。