インテルのみ表示可能 — GUID: nik1410564992982
Ixiasoft
5.1. コンフィグレーション・スペース・レジスターとPCIe仕様の対応関係
5.2. Type 0コンフィグレーション・スペース・レジスター
5.3. Type 1コンフィグレーション・スペース・レジスター
5.4. PCI Express機能構造
5.5. Intel定義のVSECレジスター
5.6. CvPレジスター
5.7. 64ビットおよび128ビットのAvalon-MMブリッジ・レジスターの説明
5.8. Avalon-MMルートポートのプログラミング・モデル
5.9. Uncorrectable Internal Error Mask(訂正不能な内部エラーマスク)レジスター
5.10. Uncorrectable Internal Error Status(訂正不能な内部エラー・ステータス)レジスター
5.11. Correctable Internal Error Mask(訂正可能な内部エラーマスク)レジスター
5.12. Correctable Internal Error Status(訂正可能な内部エラー・ステータス)レジスター
5.7.1.1. Avalon-MM to PCI Express割り込みステータス・レジスター
5.7.1.2. Avalon-MM to PCI Express割り込みイネーブル・レジスター
5.7.1.3. PCI Express Mailbox Registers
5.7.1.4. Avalon-MM-to-PCI Expressアドレス変換テーブル
5.7.1.5. エンドポイント用のPCI Express to Avalon-MM Interrupt StatusレジスターおよびEnableレジスター
5.7.1.6. Avalon-MM Mailbox Registers
5.7.1.7. Control Register Access (CRA) Avalon-MMスレーブポート
インテルのみ表示可能 — GUID: nik1410564992982
Ixiasoft
9.1. プロトコルを介したコンフィグレーション(CvP)
PCI Express用のハードIPアーキテクチャーには、FPGAをコンフィグレーションし、PCI Expressリンクを初期化するオプションがあります。従来のデバイスでは、PCIeリンク・トレーニングと列挙が開始される前に、単一のプログラム・オブジェクト・ファイル(.pof)がI/OリングとFPGAファブリックをプログラミングしていました。.pofファイルは2つの部分に分割されています。
- I/Oビットストリームには、I/Oリング、PCI Express用のハードIPをはじめとするペリフェラル・イメージの一部とみなされるその他の要素をプログラミングするためのデータが含まれています。
- コア・ビットストリームには、FPGAファブリックをプログラミングするためのデータが含まれています。
CvPデザイン・フローを選択すると、I/OリングとPCI Expressリンクが最初にプログラムされるため、残りのコアがプログラミングされる前にPCI ExpressリンクがL0ステートに達し、独立して動作を開始できるようになります。 PCI Expressリンクの確立後は、残りのデバイスのプログラミングに使用可能です。次の図は、CvPを実装するブロックを示しています。
図 32. Arria VデバイスのCvP
CvPには次の利点があります。
- コンフィグレーションに向けてより簡略化されたソフトウェア・モデルを提供します。スマートホストは、PCIeプロトコルとアプリケーション・トポロジーを使用してFPGAファブリックの期化および更新が可能です。
- システムをパワーダウンすることなく、コアの動的なアップデートが可能です。
- 独自開発のコア・ビットストリームに向けてセキュリティーを向上させます。
- .pofを保存するフラッシュ・デバイスのサイズを縮小することでシステム・コストを削減します。
- ハードウェアのアクセラレーションを容易にします。
- 単一のCvPリンクを使用して複数のFPGAをコンフィグレーションすることができるため、システム・サイズを縮小させることが可能です。
データレートとアプリケーション・インターフェイスの幅 | サポート |
---|---|
アプリケーション層へのGen1 128ビット・インターフェイス | サポートあり |
アプリケーション層へのGen2 128ビット・インターフェイス | Intel販売代理店までお問い合わせください。 |
注: CvPが有効な場合、CvPがイネーブルされたハードIPでトランシーバー・チャネルに向けてダイナミック・トランシーバー・リコンフィグレーションは使用できません。
注: The インテル® Cyclone® 10 GX CvP Initialization over PCI Express User Guide is now available.