インテルのみ表示可能 — GUID: nik1410564948203
Ixiasoft
5.1. コンフィグレーション・スペース・レジスターとPCIe仕様の対応関係
5.2. Type 0コンフィグレーション・スペース・レジスター
5.3. Type 1コンフィグレーション・スペース・レジスター
5.4. PCI Express機能構造
5.5. Intel定義のVSECレジスター
5.6. CvPレジスター
5.7. 64ビットおよび128ビットのAvalon-MMブリッジ・レジスターの説明
5.8. Avalon-MMルートポートのプログラミング・モデル
5.9. Uncorrectable Internal Error Mask(訂正不能な内部エラーマスク)レジスター
5.10. Uncorrectable Internal Error Status(訂正不能な内部エラー・ステータス)レジスター
5.11. Correctable Internal Error Mask(訂正可能な内部エラーマスク)レジスター
5.12. Correctable Internal Error Status(訂正可能な内部エラー・ステータス)レジスター
5.7.1.1. Avalon-MM to PCI Express割り込みステータス・レジスター
5.7.1.2. Avalon-MM to PCI Express割り込みイネーブル・レジスター
5.7.1.3. PCI Express Mailbox Registers
5.7.1.4. Avalon-MM-to-PCI Expressアドレス変換テーブル
5.7.1.5. エンドポイント用のPCI Express to Avalon-MM Interrupt StatusレジスターおよびEnableレジスター
5.7.1.6. Avalon-MM Mailbox Registers
5.7.1.7. Control Register Access (CRA) Avalon-MMスレーブポート
インテルのみ表示可能 — GUID: nik1410564948203
Ixiasoft
6.2. Avalon-MM割り込みの生成
Avalon-MM割り込みの生成には、割り込みレジスターとコントロール・ロジックが実装されているCRAスレーブモジュールをインスタンス化する必要があります。CRAスレーブポートは、Avalon-MM割り込み出力信号であるcra_Irq_irqを有しています。Avalon-MM Mailboxレジスターへの書き込みアクセスは、Avalon-MM to PCI Express Interrupt StatusレジスターのP2A_MAILBOX_INT<n> ビットのいずれかを設定し、イネーブルされている場合、cra_Irq_oまたはcra_Irq_irq出力をアサートします。ソフトウェアは、CRAスレーブを介してINT_X Interrupt Enable Register for Endpointsへ書き込むことで割り込みをイネーブルすることが可能です。割り込みをサービスした後、ソフトウェアはPCI‑Express‑to-Avalon-MM Interrupt Statusレジスター内の適切にサービスされた割り込みstatusビットをクリアし、他の割り込みが保留されていないことを確認する必要があります。