インテルのみ表示可能 — GUID: nik1410564924431
Ixiasoft
5.1. コンフィグレーション・スペース・レジスターとPCIe仕様の対応関係
5.2. Type 0コンフィグレーション・スペース・レジスター
5.3. Type 1コンフィグレーション・スペース・レジスター
5.4. PCI Express機能構造
5.5. Intel定義のVSECレジスター
5.6. CvPレジスター
5.7. 64ビットおよび128ビットのAvalon-MMブリッジ・レジスターの説明
5.8. Avalon-MMルートポートのプログラミング・モデル
5.9. Uncorrectable Internal Error Mask(訂正不能な内部エラーマスク)レジスター
5.10. Uncorrectable Internal Error Status(訂正不能な内部エラー・ステータス)レジスター
5.11. Correctable Internal Error Mask(訂正可能な内部エラーマスク)レジスター
5.12. Correctable Internal Error Status(訂正可能な内部エラー・ステータス)レジスター
5.7.1.1. Avalon-MM to PCI Express割り込みステータス・レジスター
5.7.1.2. Avalon-MM to PCI Express割り込みイネーブル・レジスター
5.7.1.3. PCI Express Mailbox Registers
5.7.1.4. Avalon-MM-to-PCI Expressアドレス変換テーブル
5.7.1.5. エンドポイント用のPCI Express to Avalon-MM Interrupt StatusレジスターおよびEnableレジスター
5.7.1.6. Avalon-MM Mailbox Registers
5.7.1.7. Control Register Access (CRA) Avalon-MMスレーブポート
インテルのみ表示可能 — GUID: nik1410564924431
Ixiasoft
5.8.1. 書き込みTLPの送信
アプリケーション・レイヤーは、メモリー書き込みリクエストを送信するために、CRAスレーブポートに対して次のAvalon-MMアクセスのシーケンスを実行します。
- TX TLPの最初の32ビットをアドレス0x2000のRP_TX_REG0に書き込みます。
- TX TLPの次の32ビットをアドレス0x2004のRP_TX_REG1に書き込みます。
- RP_TX_CNTRL.SOPを1’b1(RP_TX_CNTRLはアドレス0x2008です)に書き込み、TLPの最初の2つのdwordsをルートポートTX FIFOにプッシュします。
- 手順1と2を繰り返します。データがアラインメントされた3つのdword TLPに対しても、 RP_TX_REG1への2回目の書き込みが必要です。
- パケットが完了した場合は、RP_TX_CNTRLを2'b10に書き込んでパケットの終わりを示します。パケットが完了していない場合は、2'b00をRP_TX_CNTRLに書き込みます。
- このシーケンスを繰り返して、完全なTLPをプログラミングします。
TX TLPのプログラミングが完了すると、 Avalon® -MMブリッジは、TXスレーブポートからのTX TLPよりも高い優先順位でTLPをスケジューリングします。