インテルのみ表示可能 — GUID: nik1410564996502
Ixiasoft
5.1. コンフィグレーション・スペース・レジスターとPCIe仕様の対応関係
5.2. Type 0コンフィグレーション・スペース・レジスター
5.3. Type 1コンフィグレーション・スペース・レジスター
5.4. PCI Express機能構造
5.5. Intel定義のVSECレジスター
5.6. CvPレジスター
5.7. 64ビットおよび128ビットのAvalon-MMブリッジ・レジスターの説明
5.8. Avalon-MMルートポートのプログラミング・モデル
5.9. Uncorrectable Internal Error Mask(訂正不能な内部エラーマスク)レジスター
5.10. Uncorrectable Internal Error Status(訂正不能な内部エラー・ステータス)レジスター
5.11. Correctable Internal Error Mask(訂正可能な内部エラーマスク)レジスター
5.12. Correctable Internal Error Status(訂正可能な内部エラー・ステータス)レジスター
5.7.1.1. Avalon-MM to PCI Express割り込みステータス・レジスター
5.7.1.2. Avalon-MM to PCI Express割り込みイネーブル・レジスター
5.7.1.3. PCI Express Mailbox Registers
5.7.1.4. Avalon-MM-to-PCI Expressアドレス変換テーブル
5.7.1.5. エンドポイント用のPCI Express to Avalon-MM Interrupt StatusレジスターおよびEnableレジスター
5.7.1.6. Avalon-MM Mailbox Registers
5.7.1.7. Control Register Access (CRA) Avalon-MMスレーブポート
インテルのみ表示可能 — GUID: nik1410564996502
Ixiasoft
10. トランシーバーPHY IPリコンフィグレーション
シリコンがより小さいプロセスノードとなるに伴い、回路のパフォーマンスはプロセス、電圧、温度(PVT)に起因するバラツキの影響を受けます。デザインは通常、正しい動作を保証するためにオフセット・キャンセレーションが必要となります。Gen2データレートの場合、デザインにはDCDキャリブレーションも必要となります。アルテラのQsysデザイン例にはすべて、これらの機能を実行するためのトランシーバー・リコンフィグーション・コントローラーIPコアおよびAltera PCIe Reconfig Driver IPコアが含まれています。