インテルのみ表示可能 — GUID: nik1410564769006
Ixiasoft
インテルのみ表示可能 — GUID: nik1410564769006
Ixiasoft
1.1. PCIe用Avalon-MMインターフェイス データシート
Intel® Arria® V FPGA は that is compliant with PCI Express Base Specification 2.1 or 3.0に準拠したPCI Express*向けにハード化されたプロトコル・スタックを含んでいます。
Avalon®メモリーマップド(Avalon-MM)インターフェイスを使用するPCI Express IPコアのハードIPは、PCIe*プロトコルに関連する一部の煩雑さを排除します。たとえば、このハードIPは、すべてのトランザクション・レイヤー・プロトコル(TLP)のエンコーディングとデコーディングを処理します。その結果、より迅速に設計を完了することができます。 Avalon-MMインターフェイスは、ソフトロジック内にブリッジとして実装されています。これはQsysで利用可能です。次の図は、このバリアントに向けた高水準モジュールと接続するインターフェイスを示しています。
リンク帯域幅(Gbps) | ||||
---|---|---|---|---|
×1 | ×2 | ×4 | ×8 | |
PCI Express Gen1 (2.5 Gbps) |
2 |
4 |
8 |
16 |
PCI Express Gen2 (5.0 Gbps) |
4 |
8 |
16 |
N/A |
多くのIntel FPGA製品に含まれるPCI ExpressハードIP実装の帯域幅を算出する方法についての詳細は、PCI Express High Performance Reference Designを参照してください。