インテルのみ表示可能 — GUID: nik1410564865437
Ixiasoft
インテルのみ表示可能 — GUID: nik1410564865437
Ixiasoft
4.3. リセット信号
リセット・シーケンスとリセットロジックのブロック図の詳細については、リセットとクロックを参照してください。
信号 |
入力/出力 |
説明 |
---|---|---|
npor | 入力 |
アクティブLowリセット信号です。アルテラのハードウェア・デザイン例では、nporはアプリケーション層からのlocal_rstnとpin_perstのORです。アプリケーション層からソフトリセット信号をドライブしない場合、この信号はpin_perstから派生する必要があります。この信号はディスエーブルできません。全IPコアとトランシーバーをリセットします。非同期です。 ハード・リセット・コントローラーを使用するシステムでは、この信号はedgeで、levelセンシティブではありません。その結果、この信号に低い値を使用してカスタムロジックをリセット状態に保持することはできません。ハード・リセット・コントローラーとソフト・リセット・コントローラーの詳細については、 リセットとクロックの章を参照してください。 |
nreset_status | 出力 |
アクティブLowリセット信号です。この信号は、nporあるいはpin_perstnから派生します。 |
pin_perst | 入力 |
デバイスのPCIeリセットピンからのアクティブLowリセットです。pin_perstはデータパスおよびコントロール・レジスターをリセットします。この信号は、Configuration via Protocol (CvP)で必要となります。CvPについての詳細は、Configuration via Protocol (CvP)を参照してください。 Arria Vは、PCI Express用ハードIPのインスタンスを1つあるいは2つ備えています。各インスタンスは独自のpin_perst信号を有しています。各ハードIPインスタンスの pin_perst をデバイスの対応する nPERST ピンに接続する必要があります。これらのピンは次の位置に存在します。
たとえば、デバイスの左下のハードIPインスタンスを使用している場合、pin_perstはnPERSL0に接続する必要があります。 Arria Vデバイスを最大限に活用するには、アルテラでは左下のハードIPを最初に使用することを推奨しています。 これは、PCIeリンク上でCvPをサポートする唯一の箇所です。 これらのピン関する正確なピン・アサインメントの詳細については、それぞれのデバイス・ピンアウトを参照してください。PCI Express Card Electromechanical Specification 2.0では、このピンは3.3 Vが必要であることが指定されています。次の2つの条件が満たされている場合、バンクのVVCCPGMが3.3Vではなくても、この3.3Vの信号をnPERST*にドライブすることが可能です。
|
次の図は、nporとLTSSM L0ステータスのタイミング関係を示しています。