インテルのみ表示可能 — GUID: nik1410564919770
Ixiasoft
5.1. コンフィグレーション・スペース・レジスターとPCIe仕様の対応関係
5.2. Type 0コンフィグレーション・スペース・レジスター
5.3. Type 1コンフィグレーション・スペース・レジスター
5.4. PCI Express機能構造
5.5. Intel定義のVSECレジスター
5.6. CvPレジスター
5.7. 64ビットおよび128ビットのAvalon-MMブリッジ・レジスターの説明
5.8. Avalon-MMルートポートのプログラミング・モデル
5.9. Uncorrectable Internal Error Mask(訂正不能な内部エラーマスク)レジスター
5.10. Uncorrectable Internal Error Status(訂正不能な内部エラー・ステータス)レジスター
5.11. Correctable Internal Error Mask(訂正可能な内部エラーマスク)レジスター
5.12. Correctable Internal Error Status(訂正可能な内部エラー・ステータス)レジスター
5.7.1.1. Avalon-MM to PCI Express割り込みステータス・レジスター
5.7.1.2. Avalon-MM to PCI Express割り込みイネーブル・レジスター
5.7.1.3. PCI Express Mailbox Registers
5.7.1.4. Avalon-MM-to-PCI Expressアドレス変換テーブル
5.7.1.5. エンドポイント用のPCI Express to Avalon-MM Interrupt StatusレジスターおよびEnableレジスター
5.7.1.6. Avalon-MM Mailbox Registers
5.7.1.7. Control Register Access (CRA) Avalon-MMスレーブポート
インテルのみ表示可能 — GUID: nik1410564919770
Ixiasoft
5.7.1.2. Avalon-MM to PCI Express割り込みイネーブル・レジスター
この割り込みイネーブル・レジスターは、MSIあるいはレガシー割り込みをイネーブルします。
PCI Express割り込みは、Avalon-MM to PCI Express Interrupt Enableレジスターの対応するビットを設定することで、Avalon-MM to PCI Express Interrupt Status内でレジスター化された任意の条件をアサートすることが可能です。
ビット |
名称 |
アクセス |
説明 |
---|---|---|---|
[31:24] |
予約 |
なし |
なし |
[23:16] |
A2P_MB_IRQ | RW |
指定されたメールボックスが外部Avalon-MMマスターによって書き込まれた場合、PCI Express割り込みの生成を可能にします。 |
[15:0] |
AVL_IRQ[15:0] | RW |
指定されたAvalon-MM割り込み信号がアサートされた場合、PCI Express割り込みの生成を可能にします。システムは、最大16個の独立した入力割り込み信号を持つことができます。 |
ビット |
名称 |
アクセス |
説明 |
---|---|---|---|
[31:16] |
予約 |
なし |
なし |
[15:0] |
AVL_IRQ_Vector | RO |
システム・インターコネクト・ファブリックの割り込みベクタルを格納します。ホストが割り込みを受信すると、ホストはサービスの優先順位を決定するためにこのレジスターを読み取る必要があります。 |