インテルのみ表示可能 — GUID: nik1410564988864
Ixiasoft
5.1. コンフィグレーション・スペース・レジスターとPCIe仕様の対応関係
5.2. Type 0コンフィグレーション・スペース・レジスター
5.3. Type 1コンフィグレーション・スペース・レジスター
5.4. PCI Express機能構造
5.5. Intel定義のVSECレジスター
5.6. CvPレジスター
5.7. 64ビットおよび128ビットのAvalon-MMブリッジ・レジスターの説明
5.8. Avalon-MMルートポートのプログラミング・モデル
5.9. Uncorrectable Internal Error Mask(訂正不能な内部エラーマスク)レジスター
5.10. Uncorrectable Internal Error Status(訂正不能な内部エラー・ステータス)レジスター
5.11. Correctable Internal Error Mask(訂正可能な内部エラーマスク)レジスター
5.12. Correctable Internal Error Status(訂正可能な内部エラー・ステータス)レジスター
5.7.1.1. Avalon-MM to PCI Express割り込みステータス・レジスター
5.7.1.2. Avalon-MM to PCI Express割り込みイネーブル・レジスター
5.7.1.3. PCI Express Mailbox Registers
5.7.1.4. Avalon-MM-to-PCI Expressアドレス変換テーブル
5.7.1.5. エンドポイント用のPCI Express to Avalon-MM Interrupt StatusレジスターおよびEnableレジスター
5.7.1.6. Avalon-MM Mailbox Registers
5.7.1.7. Control Register Access (CRA) Avalon-MMスレーブポート
インテルのみ表示可能 — GUID: nik1410564988864
Ixiasoft
8.2. ピン・アサインメントの作成
Quartus® Primeでコンパイルを実行する前に、Pin Plannerを使用してデバイスのピンにI/O Standardを割り当てます。次の手順を実行して、Pin Plannerを起動し、1.5‑V pseudo‑current mode logic (PCML) I/O Standardをシリアルデータ入力ピンと出力ピンに割り当てます。
- Quartus® PrimeのAssignmentsメニューで、Pin Plannerを選択し、Pin Plannerを表示します。
- Node Nameのカラムで、PCIeシリアル・データ・ピンを特定します。
- I/O Standardのカラムで、画面右側をダブルクリックすると利用可能なI/O Standardがリスト表示されます。
- 1.5 V PCML I/O Standardを選択します。
注: IPコアは、100オームの内部終端を含む他の必要なPMAアナログ設定を自動的に割り当てます。