インテルのみ表示可能 — GUID: nik1410564876021
Ixiasoft
インテルのみ表示可能 — GUID: nik1410564876021
Ixiasoft
4.6.1. トランシーバーのリコンフィグレーション
ダイナミック・リコンフィグレーションは、プロセス・電圧・温度(PVT)によるバラツキを補償します。リコンフィグレーション可能なアナログ設定は、V OD、プリエンファシス、イコライゼーションです。
アルテラのTransceiver Reconfiguration Controllerを使用すれば、アナログ設定を動的にリコンフィグレーションすることが可能です。Gen2であれば、Transceiver Reconfiguration Controller GUIでEnable duty cycle calibrationをオンにする必要があります。 Arria® V デバイスは、4.9152 Gbpsを超えるデータレートに対してはデューティー・サイクル・キャリブレーション(DCD)を必要します。Altera Transceiver Reconfiguration Controller IPコアの初期化についての詳細は、Hard IP Reconfigurationを参照してください。
信号名 |
入力/出力 |
説明 |
---|---|---|
reconfig_from_xcvr[(<n>46)-1:0] | 出力 |
Transceiver Reconfiguration Controllerへのリコンフィグレーション信号です。 |
reconfig_to_xcvr[(<n>70)-1:0] | 入力 |
Transceiver Reconfiguration Controllerからのリコンフィグレーション信号です。 |
busy_xcvr_reconfig | 入力 |
アサートされる場合、リコンフィグレーションが実行中であることを示します。 |
reconfig_clk_locked | 出力 |
アサートされると、トランシーバーの初期化に必要な固定クロックを提供するPLLがロックされていることを示します。アプリケーション層は、reconfig_clk_lockedがアサートされるまでリセット状態で保持する必要があります。 |
次の表は、様々なコンフィグレーションに必要な論理リコンフィグレーションおよび物理インターフェイスの個数を示しています。 Quartus® Prime Fitterは、ハードウェアでコンフィグレーションされる物理インターフェイスの個数を最小にするため、論理インターフェイスをマージします。通常、各チャネルには1つの論理インターフェイスが必要で、各PLLには1つの論理インターフェイスが必要です。
×8バリアントは、PCSクロックのルーティングと制御に別のチャネルが必要です。×8バリアントは、クロッキングに向けてチャネル4を使用します。
バリアント |
論理インターフェイス |
---|---|
Gen1およびGen2 ×1 |
2 |
Gen1およびGen2 ×2 |
3 |
Gen1およびGen2 ×4 |
5 |
Gen1 ×8 |
10 |
Transceiver Reconfiguration Controllerの詳細については、Altera Transceiver PHY IP Core User GuideのTransceiver Reconfiguration Controllerの章を参照してください。