3.1. Avalon-MMのシステム設定

PCIeソリューションに向けた Arria V Avalon-MMインターフェイス: ユーザーガイド

ダウンロード PDF

ID 683773

日付 5/21/2017

バージョン 15.1

Public

インテルのみ表示可能 — GUID: nik1410564823545

Ixiasoft

詳細を見る

3.1. Avalon-MMのシステム設定

表 9. PCI Expressのシステム設定
パラメーター	値	説明
Number of Lanes	×1、×2、×4、×8	サポートされているレーンの最大数を指定します。
Lane Rate	Gen1(2.5Gbps) Gen2 (2.5/5.0 Gbps)	リンクが動作可能な最大データレートを指定します。
Port type	ルートポートネイティブ・エンドポイント	ポートの種類を指定します。アルテラでは、すべての新しいエンドポイント設計に対してNative Endpointを推奨しています。PCI Express用Avalon‑MM Arria VハードIPに対して、Legacy Endpoint は使用できません。 Endpointは、Type 0コンフィグレーション・スペースにパラメーターを格納します。Root Portは、Type 1コンフィグレーション・スペースにパラメーターを格納します。
RX Buffer credit allocation -performance for received requests	Minimum Low Balanced	16 KバイトRXバッファー内のポステッド・ヘッダー・クレジット、ポステッド・データ・クレジット、ノンポステッド・ヘッダー・クレジット、コンプリーション・ヘッダー・クレジット、およびデータ・クレジットの割り当てを決定します。この5つの設定により、システムを最適化するためにクレジットの配分割り当てを調整することが可能となります。選択した設定へのクレジットの割り当ては、メッセージ画面に表示されます。パフォーマンスの最適化についての詳細は、Cyclone V Avalon-ST Interface for PCIe Solutions User GuideのThroughput Optimizationの章を参照してください。パフォーマンスの最適化の詳細については、Throughput Optimizationの章を参照してください。Flow Controlの章では、選択したRX credit allocation、Maximum payload RX Buffer credit allocation、Maximum payload sizeがどのようにフロー・コントロール・クレジットの割り当てに影響するのかを解説しています。 Maximum payload sizeパラメーターは、Deviceタブで設定可能です。 GUIのMessage画面では、変更を実行するとポステッド・ヘッダーとデータ、ノンポステッド・ヘッダーとデータ、およびコンプリーション・ヘッダーとデータの個数が動的に更新されます。 Minimum RX Buffer credit allocation -performance for received requests–この設定では、許容される最小のPCIeスペックをノンポステッドよびポステッド要求クレジットに対してコンフィグレーションし、受信するコンプリーション・ヘッダーとデータにほとんどのRXバッファースペースを残しておきます。このオプションは、アプリケーション・ロジックが多くのリード要求を生成し、PCIeリンクからの単一の要求をまれにしか受信しないようなバリアントに対して選択します。 Low–この設定では、より多くのRXバッファースペースをノンポステッドよびポステッド要求クレジットに対してコンフィグレーションしますが、これまでと同様に、受信したコンプリーション・ヘッダーとデータにほとんどのRXバッファースペースを残しておきます。このオプションは、アプリケーション・ロジックが多くの読取り要求を生成し、PCIeリンクから要求の小さなバーストをまれにしか受信しないようなバリアントに対して選択します。このオプションは、エンドポイント・アプリケーション層のロジックに位置するDMAエンジンによってほとんどのPCIeトラフィックが生成される一般的なエンドポイント・アプリケーションに向けて推奨されます。 Balanced–この設定では、RXバッファースペースの約半分を受信する要求に割り当て、残りの半分を受信するコンプリーションに割り当てます。このオプションは、受信する要求と受信するコンプリーションがほぼ同数であるようなバリアントに対して選択します。
Reference clock frequency	100 MHz 125 MHz	PCI Expressの基本仕様は、1つの100 MHz ±300 ppmリファレンス・クロックを必要とします。便宜上の理由から、125 MHzのクロックソースを含むシステムに向けて125 MHzのリファレンス・クロックが提供されています。
Use 62.5 MHz application clock	On/Off	このモードは、Gen1 ×1でのみ使用可能です。
Enable configuration via PCIe link	On/Off	Onにすると、 Quartus®Prime開発ソフトウェアは、プロトコル経由コンフィグレーション(CvP)で必要となる箇所にエンドポイントを配置します。 CvPの詳細については、下記のConfiguration via Protocol (CvP)のリンクをクリックしてください。CvPは、Gen3バリアントに向けてはサポートされていません。