インテルのみ表示可能 — GUID: nik1410565044412
Ixiasoft
インテルのみ表示可能 — GUID: nik1410565044412
Ixiasoft
B. レーンの初期化とリバーサル
PCI Express向けのIPブロックを含む、接続されたコンポーネントは、同じ数のレーンをサポートする必要はありません。×4のバリエーションは、1、2、または4レーンを持つコンポーネントでの初期化と操作をサポートします。 ×8バージョンは、1、2、4、または8レーンを持つコンポーネントでの初期化と操作をサポートします。
レーンリバーサルは、×1、×2、×4、および×8コンフィグレーションのレーン番号の論理反転を許容します。レーンリバーサルを使用することで、基盤レイアウトの柔軟性が高まり、PCBを配線する際に相互に交差する必要のある信号の数を減少させることができます。
レーン番号 |
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
---|---|---|---|---|---|---|---|---|
×8 IPコア |
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
×4 IPコア |
— |
— |
— |
— |
3 |
2 |
1 |
0 |
— | — | — | — | — | — | — | 1 | 0 |
×1 IPコア |
— |
— |
— |
— |
— |
— |
— |
0 |
コア・コンフィグレーション |
8 |
4 |
1 |
|||||||||
---|---|---|---|---|---|---|---|---|---|---|---|---|
スロットサイズ |
8 |
4 |
2 |
1 |
8 |
4 |
2 |
1 |
8 |
4 |
2 |
1 |
レーンペアリング |
7:0、6:1、5:2、4:3、3:4、2:5、1:6、0:7 |
3:4、2:5、 1:6、0:7 |
1:6、 RCLK[0..7] |
RCLK[0..7] |
7:0、6:1、 5:2、4:3 |
3:0、2:1、 1:2、0:3 |
3:0、 RCLK[2..1] |
RCLK[3..0] |
RCLK[7..0] |
RCLK[3..0] |
RCLK[1..0] |
RCLK[0..0] |