インテルのみ表示可能 — GUID: nik1410564952342
Ixiasoft
インテルのみ表示可能 — GUID: nik1410564952342
Ixiasoft
7.4. エラー・レポーティングとデータ・ポイズニング
エンドポイントが特定のエラーを処理する方法は、デバイスのコンフィグレーション・レジスターによって異なります。
エンドポイントに向けたデバイス・シグナリングおよびロギングの詳細については、PCI Expressの基本仕様3.0を参照してください。
ハードIPブロックは、データ・ポイズニングを実装しています。これは、トランザクションに関連するデータが破損していることを示すメカニズムです。Poisoned TLPは、ヘッダーのエラー/ポイズニング・ビットが1に設定され、次の規則が適用されます。
- 受信したPoisoned TLPはアプリケーション層に送信され、ステータス・ビットはコンフィグレーション・スペースで自動的に更新されます。
- 受信したPoisoned Configuration Write TLPは、コンフィグレーション・スペースに書き込まれません。
- コンフィグレーション・スペースがPoisoned TLPを生成することはありません。ヘッダーのError/Poisonedビットは常に0に設定されます。
Poisoned TLPは、PCIコンフィグレーション・スペース・ステータス・レジスターのパリティー・エラー・ビットを設定することも可能です。
ステータス・ビット |
条件 |
---|---|
Detected parity error (ステータス・レジスター・ビット15) |
受信したTLPがポイズニングされている場合に設定されます。 |
Master data parity error (ステータス・レジスター・ビット8) |
このビットは、コマンド・レジスター・パリティー・イネーブル・ビットが設定されており、かつ次のいずれかの条件が該当する場合に設定されます。
|
ハードIPブロックによって受信されたPoisonedパケットは、アプリケーション層に渡されます。Poisoned送信TLPも同様にそのリンクに送信されます。