インテルのみ表示可能 — GUID: nik1410564776137
Ixiasoft
5.1. コンフィグレーション・スペース・レジスターとPCIe仕様の対応関係
5.2. Type 0コンフィグレーション・スペース・レジスター
5.3. Type 1コンフィグレーション・スペース・レジスター
5.4. PCI Express機能構造
5.5. Intel定義のVSECレジスター
5.6. CvPレジスター
5.7. 64ビットおよび128ビットのAvalon-MMブリッジ・レジスターの説明
5.8. Avalon-MMルートポートのプログラミング・モデル
5.9. Uncorrectable Internal Error Mask(訂正不能な内部エラーマスク)レジスター
5.10. Uncorrectable Internal Error Status(訂正不能な内部エラー・ステータス)レジスター
5.11. Correctable Internal Error Mask(訂正可能な内部エラーマスク)レジスター
5.12. Correctable Internal Error Status(訂正可能な内部エラー・ステータス)レジスター
5.7.1.1. Avalon-MM to PCI Express割り込みステータス・レジスター
5.7.1.2. Avalon-MM to PCI Express割り込みイネーブル・レジスター
5.7.1.3. PCI Express Mailbox Registers
5.7.1.4. Avalon-MM-to-PCI Expressアドレス変換テーブル
5.7.1.5. エンドポイント用のPCI Express to Avalon-MM Interrupt StatusレジスターおよびEnableレジスター
5.7.1.6. Avalon-MM Mailbox Registers
5.7.1.7. Control Register Access (CRA) Avalon-MMスレーブポート
インテルのみ表示可能 — GUID: nik1410564776137
Ixiasoft
1.7. IPコアの検証
PCI Expressの仕様に準拠していることを確認するために、Intelは広範囲におよぶ検証を実行しています。このシミュレーション環境は、PCI Expressリンク・インターフェイスを駆動する業界標準のバス機能モデル(BFM)で構成される複数のテストベンチを使用します。Intelは、シミュレーション環境で次の検証を実行します。
- アプリケーション・レイヤー・インターフェイス、コンフィグレーション・スペース、およびすべての種類とサイズのTLPに対して疑似ランダム刺激テストを実行します。
- エラー・インジェクション・テストはリンク、TLP、およびデータ・リンク・レイヤー・パッケージ(DLLPs)にエラーを注入し、適切な応答を確認します。
- PCI-SIG® Compliance Checklistは、チェックリスト内のアイテムをテストします。
- ランダムテストは、広範囲のトラフィック・パターンをテストします。
Intelは、PCBを検証し、PCI-SIGでのベース・ボード・テスト(CBBテスト)の完全に準拠させるために活用できる2つのデザイン例を提供しています。