インテルのみ表示可能 — GUID: nik1410564861888
Ixiasoft
インテルのみ表示可能 — GUID: nik1410564861888
Ixiasoft
4.1.1. 32ビットの非バーストAvalon-MM Control Register Access (CRA)スレーブ信号
全機能IPコアに向けたオプションのCRAポートを使用すると、PCI Expressデバイスと外部Avalon-MMマスターが内部コントロール・レジスターおよびステータス・レジスターにアクセスすることが可能となります。エンドポイントとルートポートの両帆のアプリケーションでCRAインターフェイスが使用可能です。
信号名 |
入力/出力 |
説明 |
---|---|---|
CraIrq_o | 出力 |
割り込み要求です。Avalon-MM割り込みへのポート要求です。 |
CraReadData_o[31:0] | 出力 |
データラインを読み込みます。 |
CraWaitRequest_o | 出力 |
要求がより多くの要求を保留するまで待機します。 |
CraAddress_i[13:0] | 入力 |
制御レジスターには、16,384バイトのアドレススペースが割り当てられています。Avalon-MMスレーブのアドレスは、スレーブ・データ・バスの幅までのアドレス解決を提供します。すべてのアドレスがバイトアドレスであるため、このアドレスは論理的にビット2となります。ビット1とビット0は0となります。dwordの個々のバイトをリードあるいはライトするには、バイト・イネーブルを使用します。たとえば、バイト0と1をライトするには、 CraByteEnable_i[3:0]= 4'b0011 有効なバイト・イネーブル・パターンについては、Valid Byte Enable Configurationsを参照してください。 |
CraByteEnable_i[3:0] | 入力 |
バイト・イネーブルです。 |
CraChipSelect_i | 入力 |
このスレーブへのチップセレクト信号です。 |
CraRead_i | 入力 |
リード・イネーブルです。 |
CraWrite_i | 入力 |
書き込み要求です。 |
CraWriteData_i[31:0] | 入力 |
書き込みデータです。 |
CRA書き込み要求は、信号のトランザクションの完了に対し、CraWaitRequest_oのHighからLowへの遷移を使用します。
CRAの読み出しトランザクションは、CRAの書き込みトランザクションに似たタイミングを持っています。CraReadData_o[31:0]信号は、CraWaitRequest_oがLowであるクロックサイクルで有効です。CraWaitRequest_oがデータをラッチするためにLowとなった後、最初の立ち上がりクロックのエッジを使用することができます。