インテルのみ表示可能 — GUID: nik1410564968992
Ixiasoft
インテルのみ表示可能 — GUID: nik1410564968992
Ixiasoft
PCI Express Avalon-MMブリッジはPCI Expressライト要求を受信し、このPCI Expressライト要求をインターコネクト・ファブリックに送信する前にバーストライト要求に変換します。エンドポイントの場合、ブリッジは、IPコアのパラメーター化実行中に設定されたBARヒット情報とアドレス変換テーブルの値に基づいて、PCI ExpressアドレスをAvalon-MMアドレス空間に変換します。ルートポートの場合、すべての要求は1つのRX Avalon-MMマスターに転送され、そのマスターがインターコネクトファブリックに転送されます。不正な形式の書き込みパケットは廃棄されるため、Avalon-MMインタフェースには表示されません。
ダウンストリームのライトおよびリード要求の場合、1より多くのバイト・イネーブルをアサートするのであれば、バイトレーンは隣接している必要があります。さらに、バイト・イネーブルは、リード要求またはライト要求のサイズに合わせる必要があります。
次の表は、32ビット・データのバイト・イネーブルの一例です。
バイト・イネーブルの値 |
説明 |
---|---|
4'b1111 |
全32ビットに書き込みます |
4’b0011 |
下位2バイトに書き込みます |
4’b1100 |
上位2バイトに書き込みます |
4’b0001 |
バイト0のみ書き込みます |
4’b0010 |
バイト1のみ書き込みます |
4’b0100 |
バイト2のみ書き込みます |
4’b1000 |
バイト3のみ書き込みます |
バーストモードでは、 Arria® V PCI Express用のハードIPは、連続したデータバーストに対応するバイト・イネーブル値のみをサポートします。32ビットデータ幅の例では、最初のデータフェーズの有効値は4’b1111、4’b1110、4’b1100、および4’b1000で、バーストの最終データフェーズの有効値は4’b1111、4’b0111、4’b0011、および4’b0001です。バーストの中間データフェーズのバイト・イネーブルの値は、4’b1111のみが有効となります。