インテルのみ表示可能 — GUID: nik1410564924041
Ixiasoft
インテルのみ表示可能 — GUID: nik1410564924041
Ixiasoft
5.8. Avalon-MMルートポートのプログラミング・モデル
アプリケーション・レイヤーは、TLPフォーマットのデータでルートポートTLP TXデータ・レジスターを、コンフィグレーション・リード/ライト・リクエスト、メッセージTLP、データ・ペイロードを持つメッセージTLP、I/Oのリード/ライト・リクエスト、シングルdwordメモリー・リード/ライト・リクエストに対して書き込みます。ソフトウェアは、コンフィグレーション・リクエストをダウンストリーム・ポートに発行する前に、データ・リンク・レイヤー・リンクのActiveビットが1'b1に確実に設定されるように、ルートポートのLink Statusレジスター(オフセット0x92)を確認する必要があります。
アプリケーション・レイヤー・データは、TLPアドレスにアラインメントされたデータ・ペイロードを持つ適切なTLPフォーマットにする必要があります。ペイロード・データをTLPアドレスにアラインメントさせると、ペイロード・データはqwordに対してアラインメントまたは非アラインメントのいずれかとになります。次の図は、qwordにアライメントされたデータとアラインメントされていないデータを持つ3つのdword TLPを示しています。
次の図は、qwordにアライメントされたデータとアライメントされていないデータを持つ4つのdword TLPを示しています。
TX TLPプログラミング・モデルはデータ幅に応じてスケーリングされます。アプリケーション・レイヤーは、64ビットと128ビットの両方のインターフェイスに対して同じ書き込みを実行します。アプリケーション・レイヤーは、一度に1つの未処理のノンポステッド・リクエストしか保有することができません。アプリケーション・レイヤーは、ノンポステッド・リクエストの識別には、タグ16~31を使用する必要があります。