インテルのみ表示可能 — GUID: sqp1502039421180
Ixiasoft
インテルのみ表示可能 — GUID: sqp1502039421180
Ixiasoft
3.1.1. HPS-to-FPGAブリッジ
ガイドライン: HPS-to-FPGAブリッジを使用し、FPGAがホストするメモリーをHPSに接続します。
HPS-to-FPGAブリッジにより、マイクロプロセッサー・ユニット (MPU)、DMA、または統合されたマスターを備えるペリフェラルなどのHPSのマスターは、SoCデバイスのFPGA部分がホストをするメモリーにアクセスできます。このブリッジは32、64、128ビットのデータパスをサポートするため、ブリッジに接続されたFPGAファブリックの最大スレーブデータ幅に合わせて幅を調整できます。このブリッジは、バースト転送を実行するマスターが使用することを目的としており、FPGAファブリックのペリフェラル・レジスターにアクセスするために使用することは避けてください。コントロールおよびステータス・レジスター・アクセスは、Lightweight HPS-to-FPGAブリッジに送信します。
ガイドライン: HPS-to-FPGAブリッジに接続されたメモリーがHPSブートに使用される場合、SoCデバイスのFPGA部分を最初にコンフィグレーションしてください。
HPS-to-FPGAブリッジは、MPUをFPGAから起動する場合にアクセスされます。MPUをFPGAから起動する前に、SoCデバイスのFPGA部分をコンフィグレーションし、HPS-to-FPGAブリッジをアドレス指定可能なスペースに再マッピングする必要があります。これを行わないと、ブートプロセス中のHPS-to-FPGAブリッジへのアクセスでバスエラーが発生します。これらの要件を満たすには、FPGA先行のブートおよびコンフィグレーション・スキームを使用します。ブート・ファームウェア生成のための標準ツールフローは、HPS-to-FPGAブリッジをアドレス指定可能なメモリー・スペースにマッピングします。
FPGA先行のブートおよびコンフィグレーション・スキーム、Stratix 10 HPSに向けたブート・ファームウェア生成に関する詳細は、Intel Stratix 10 SoC Boot User Guideを参照ください。