インテルのみ表示可能 — GUID: nqf1509394559293
Ixiasoft
5.1. 概要
5.2. ソフトウェア開発プラットフォームのコンポーネントの組み立て
5.3. ゴールデン・ハードウェア・リファレンス・デザイン (GHRD)
5.4. アプリケーションのオペレーティング・システムの選択
5.5. Linuxに向けたソフトウェア開発プラットフォームの構築
5.6. ベアメタル・アプリケーションに向けたソフトウェア開発プラットフォームの構築
5.7. パートナーOSまたはRTOSに向けたソフトウェア開発プラットフォームの構築
5.8. ブートローダー・ソフトウェアの選択
5.9. 開発、デバッグ、およびトレースに向けたソフトウェア・ツールの選択
5.10. ブートおよびコンフィグレーションにおける考慮事項
5.11. システムリセットにおける考慮事項
5.12. フラッシュの考慮事項
5.13. エンベデッド・ソフトウェアのデバッグとトレース
5.14. インテル® Stratix® 10 SoC FPGA向けエンベデッド・ソフトウェアのデザイン・ガイドライン改訂履歴
インテルのみ表示可能 — GUID: nqf1509394559293
Ixiasoft
3.6. インテル® Stratix® 10 SoC FPGAのFPGAとの接続の改訂履歴
ドキュメント・バージョン |
変更内容 |
---|---|
2019.04.17 | メンテナンス・リリース |
2019.03.19 | メンテナンス・リリース |
2018.12.24 | メンテナンス・リリース |
2018.09.24 | FPGA先行のコンフィグレーション・モードと、HPS先行のブートモードにおけるブリッジのコンフィグレーションおよび使用方法に関する情報を追加しました。 |
2018.05.07 | メンテナンス・リリース |
2018.03.01 | メンテナンス・リリース |
2017.11.06 | 初版 |