インテルのみ表示可能 — GUID: pdu1522338815011
Ixiasoft
5.1. 概要
5.2. ソフトウェア開発プラットフォームのコンポーネントの組み立て
5.3. ゴールデン・ハードウェア・リファレンス・デザイン (GHRD)
5.4. アプリケーションのオペレーティング・システムの選択
5.5. Linuxに向けたソフトウェア開発プラットフォームの構築
5.6. ベアメタル・アプリケーションに向けたソフトウェア開発プラットフォームの構築
5.7. パートナーOSまたはRTOSに向けたソフトウェア開発プラットフォームの構築
5.8. ブートローダー・ソフトウェアの選択
5.9. 開発、デバッグ、およびトレースに向けたソフトウェア・ツールの選択
5.10. ブートおよびコンフィグレーションにおける考慮事項
5.11. システムリセットにおける考慮事項
5.12. フラッシュの考慮事項
5.13. エンベデッド・ソフトウェアのデバッグとトレース
5.14. インテル® Stratix® 10 SoC FPGA向けエンベデッド・ソフトウェアのデザイン・ガイドライン改訂履歴
インテルのみ表示可能 — GUID: pdu1522338815011
Ixiasoft
5.9.2. ソフトウェア・デバッグ・ツールの選択
使用するソフトウェア・デバッグ・ツールを決定する必要があります。
Arm* DS-5* Intel® SoC FPGA Editionには、フル機能を備えたEclipseベースのデバッグ環境が含まれます。そのほかにはLauterbach* T32など、サードパーティー・プロバイダーから提供されているデバッグツールもあります。
デバッグツールには、 インテル® SoC FPGAデバイスへのJTAG接続が必要です。JTAG接続は、以下を使用し実現可能です。
- インテル® Stratix® 10 SoC開発キットなどで入手可能なエンベデッド・ Intel® FPGA Download Cable II
- 外部JTAGハードウェア (Lauterbach* T32ツール使用時に場合によっては必要になるものと同様のもの)