AN 802: インテル® Stratix® 10 SoC デバイスのデザイン・ガイドライン

ID 683117
日付 4/17/2019
Public
ドキュメント目次

2.1. HPSのクロックおよびリセットのデザインにおける考慮事項

HPSの主なクロックおよびリセットソースは次のとおりです。
  • HPS_OSC_CLKデバイスI/Oピン—HPS PLLの外部クロックソースです。HPS PLLは、MPUサブシステム、CCU、SMMU、L3インターコネクト、HPSペリフェラルおよびHPS-to-FPGAユーザークロックにクロックを生成します。
  • nCONFIGデバイスI/Oピン—SoCデバイス全体のリセット入力で、FPGAをリコンフィグレーションし、HPSをコールドリセットします。
  • HPS_COLD_nRESETデバイスI/Oピン—オプションのリセット入力で、HPSのみをコールドリセットし、双方向動作にコンフィグレーションされます。

ガイドライン: HPS_COLD_nRESETピンは、オープンになっている任意のSDM I/Oピンにコンフィグレーションできます。

インテル® Quartus® Primeで以下の作業を行います。
  1. Assignments > Deviceの順にクリックします。
  2. 「Device and Pin Options」ボタンをクリックします。
  3. 「Configuration」タブに移動します。
  4. 「Configuration Pin Options」ボタンをクリックします。
  5. USE_HPS_COLD_nRESET」のチェックボックスをクリックし、利用可能なSDM_IOピンを選択します。
詳細は、「HPSクロック、リセット、PORのピン機能と接続」の章を参照ください。