インテルのみ表示可能 — GUID: bls1499473528516
Ixiasoft
インテルのみ表示可能 — GUID: bls1499473528516
Ixiasoft
4.1.1. FPGAアクセラレーターに向けたタイミング・クロージャー
FPGAに公開されているHPSブリッジとFPGA-to-SDRAMポートは同期しています。また、クロック・クロッシングはインターフェイス内で実行されます。そのため、FPGAに面しているロジックとユーザーデザインのタイミングが収束することのみをTiming Analyzerで確認してください。HPSは割り込みを非同期と見なすため、HPSロジックはそれらを内部HPSクロックドメインに再同期します。よって、割り込みのタイミングを収束する必要はありません。
コンジットは、プラットフォーム・デザイナーでサポートされる標準インターフェイスに適合しない信号を伝えます。このコンジットには、FPGAファブリックにルーティングされるHPSペリフェラル外部インターフェイスや、HPS DMAペリフェラル・リクエスト・インターフェイスなどがあります。