AN 802: インテル® Stratix® 10 SoC デバイスのデザイン・ガイドライン

ID 683117
日付 4/17/2019
Public
ドキュメント目次

2.6. HPSのバウンダリー・スキャン

HPS JTAG インターフェイスは、バウンダリー・スキャン・テスト (BST) をサポートしていません。HPS I/Oでバウンダリー・スキャン・テストを実行するには、最初にFPGA JTAGとHPS JTAGを内部でチェーン接続し、FPGA JTAGからバウンダリー・スキャンを発行する必要があります。

ガイドライン: FPGA JTAGインターフェイスとHPS JTAGインターフェイスを内部でチェーン接続し、バウンダリー・スキャン・テストを実行します。

FPGAとHPS JTAGを内部でチェーン接続するには、QuartusのDevice and Pins Optionsに移動し、Configurationカテゴリーを選択します。HPS debug access port (DAP) 設定で、ドロップダウン・オプションからSDM Pinsを選択します。バウンダリー・スキャンを使用しない場合、FPGA JTAGとHPS JTAGインターフェイスは個別に使用することができます。HPS専用I/OをHPS JTAGのインターフェイスとして選択するには、ドロップダウン・オプションからHPS Pinsを選択します。