インテルのみ表示可能 — GUID: xcn1502039440557
Ixiasoft
5.1. 概要
5.2. ソフトウェア開発プラットフォームのコンポーネントの組み立て
5.3. ゴールデン・ハードウェア・リファレンス・デザイン (GHRD)
5.4. アプリケーションのオペレーティング・システムの選択
5.5. Linuxに向けたソフトウェア開発プラットフォームの構築
5.6. ベアメタル・アプリケーションに向けたソフトウェア開発プラットフォームの構築
5.7. パートナーOSまたはRTOSに向けたソフトウェア開発プラットフォームの構築
5.8. ブートローダー・ソフトウェアの選択
5.9. 開発、デバッグ、およびトレースに向けたソフトウェア・ツールの選択
5.10. ブートおよびコンフィグレーションにおける考慮事項
5.11. システムリセットにおける考慮事項
5.12. フラッシュの考慮事項
5.13. エンベデッド・ソフトウェアのデバッグとトレース
5.14. インテル® Stratix® 10 SoC FPGA向けエンベデッド・ソフトウェアのデザイン・ガイドライン改訂履歴
インテルのみ表示可能 — GUID: xcn1502039440557
Ixiasoft
3.2.3.2. 例 2: FPGAでHPS SDRAMに直接データを書き込む
この例では、HPS MPUはFPGA内を起源とするデータへのアクセスを必要とします。データが書き込まれた後にMPUがコヒーレンシーを持ってデータにアクセスするためには、転送が開始される前にソフトウェアがキャッシュラインをフラッシュまたは無効化し、書き込み後、確実にSDRAMに最新データが含まれるようにする必要があります。キャッシュ操作を実行しないと、1つまたは複数のキャッシュラインが最終的にエビクションされ、FPGAマスターによって書き込まれたデータが上書きされる可能性があります。
図 14. FPGAでのHPS FPGA-to-SDRAMポートへのデータ書き込みこの図は、128ビット幅にコンフィグレーションされた3つのF2Sポートのうち2つを使用する例を表しています。
注: FPGAがFPGA-to-SDRAMポートからデータを読み取る場合の例1: FPGAでHPS SDRAMから直接データを読み取る と同様、HPS SDRAMへの書き込みスループットは、複数の128ビットFPGA-to-SDRAMポートを使用し、それぞれのポートを少なくとも1つのFPGAのマスターに接続することにより最大化することができます。