インテルのみ表示可能 — GUID: gpt1536157283834
Ixiasoft
インテルのみ表示可能 — GUID: gpt1536157283834
Ixiasoft
9.5.3. rsfec_top_rx_cfg
説明 | アドレス | アドレス指定モード |
---|---|---|
RS-FEC RXコンフィグレーション・レジスター | 0x14 | 32ビット |
ビット | 名前 | 説明 | SWアクセス HWアクセス 保護 |
リセット |
---|---|---|---|---|
31:28 | loopback_tx2rx | FEC RX Bypass このビットを設定すると、PMAインターフェイスから取得するのではなく、TX RS-FECからRX RS-FECへのループバックがイネーブルになります。これはレーンごとに1ビットです [bit0=lane0]。 |
RW RO - |
0x0 |
13:12 | core_rx_out_sel3 | RS-FEC RX Output Select For Lane 3 rsfecコアTX入力に選択するデータを示します。EHIPおよびRS-FEC_DIRECT_100Gモードでは、すべてのレーンで同じ選択が必要です。ElaneおよびLoopbackのTX Selectでは機能しません 2'b00: RS-FEC RXパスをバイパス (PMAインターフェイスfec/pcsパスからのデータ (通常のバイパス)) 2'b01: RS-FEC RXの出力を選択 2'b10: RS-FEC RXパスをバイパス (ehipとelaneの両方のPMAインターフェイスfecパスからのデータ) 2'b11: Debug Mode (EHIP TX Dataからのループバックを選択) |
RW RO - |
0x0 |
9:8 | core_rx_out_sel2 | RS-FEC RX Output Select For Lane 2 rsfecコアTX入力に選択するデータを示します。EHIPおよびRS-FEC_DIRECT_100Gモードでは、すべてのレーンで同じ選択が必要です。ElaneおよびLoopbackのTX Selectでは機能しません 2'b00: RS-FEC RXパスをバイパス (PMAインターフェイスfec/pcsパスからのデータ (通常のバイパス)) 2'b01: RS-FEC RXの出力を選択 2'b10: RS-FEC RXパスをバイパス (ehipとelaneの両方のPMAインターフェイスfecパスからのデータ) 2'b11: Debug Mode (EHIP TX Dataからのループバックを選択) |
RW RO - |
0x0 |
5:4 | core_rx_out_sel1 | RS-FEC RX Output Select For Lane 1 rsfecコアTX入力に選択するデータを示します。EHIPおよびRS-FEC_DIRECT_100Gモードでは、すべてのレーンで同じ選択が必要です。ElaneおよびLoopbackのTX Selectでは機能しません 2'b00: RS-FEC RXパスをバイパス (PMAインターフェイスfec/pcsパスからのデータ (通常のバイパス)) 2'b01: RS-FEC RXの出力を選択 2'b10: RS-FEC RXパスをバイパス (ehipとelaneの両方のPMAインターフェイスfecパスからのデータ) 2'b11: Debug Mode (EHIP TX Dataからのループバックを選択) |
RW RO - |
0x0 |
1:0 | core_rx_out_sel0 | RS-FEC RX Output Select For Lane 0 rsfecコアTX入力に選択するデータを示します。EHIPおよびRS-FEC_DIRECT_100Gモードでは、すべてのレーンで同じ選択が必要です。ElaneおよびLoopbackのTX Selectでは機能しません 2'b00: RS-FEC RXパスをバイパス (PMAインターフェイスfec/pcsパスからのデータ (通常のバイパス)) 2'b01: RS-FEC RXの出力を選択 2'b10: RS-FEC RXパスをバイパス (ehipとelaneの両方のPMAインターフェイスfecパスからのデータ) 2'b11: Debug Mode (EHIP TX Dataからのループバックを選択) |
RW RO - |
0x0 |