インテルのみ表示可能 — GUID: mrw1536181875902
Ixiasoft
インテルのみ表示可能 — GUID: mrw1536181875902
Ixiasoft
4.2.6. PMA Direct 100GE 25Gbps x 4 (FECオン)
このユースケースが実装されるのは、100GbEのようなマルチレーン・プロトコルの場合です。この場合、各25Gbpsの4つのトランシーバー・レーンを使用します。4つのレーンすべてで同じFECブロックを使用する必要があります。FECのクロッキングには、4つのチャネルのいずれかを使用します。このコンフィグレーションは、ネイティブPHY IPコアのパラメーター・エディターですることができます。このコンフィグレーションでは、チャネル間に固有の依存関係があります。しかし、100GbEのようなアプリケーションの場合、依存関係は許容され、場合によっては必要になります。4つのチャネルのそれぞれが、コア・インターフェイスFIFOを備え、位相補償モードにある場合、tx_clkout (402.832031MHz) を tx_coreclkin と rx_coreclkin に接続します。tx_coreclkin と rx_coreclkin に他のソースを使用する場合は、tx_coreclkin および rx_coreclkin と tx_clkout の差が0PPMになるようにしてください。次の図では、4つのチャネルすべてに共通のリファレンス・クロック・ソース (4つのチャネルすべてで0PPM) があることを前提としています。4つのチャネルのいずれかの tx_clkout を4つのチャネルすべての tx_coreclkin と rx_coreclkin に接続することもできます。これにより、4レーンのデータを1つのクロックドメインで同期させることができます。
EHIP内のクロッキングについては、EタイルハードIPユーザーガイド: イーサネット インテル® FPGA IP向けEタイルハードIPおよびEタイルCPRI PHYインテルFPGA IP を参照してください。