インテルのみ表示可能 — GUID: gqh1503701255615
Ixiasoft
インテルのみ表示可能 — GUID: gqh1503701255615
Ixiasoft
6.5.2. 手動リセットモード
手動モードでは、すべてのポートが公開され、柔軟な制御ができます。RXモードとTXモードのリセットシーケンスに従って、リセット要求を送信します。
ポート | 入力/出力 | クロックドメイン | 説明 |
---|---|---|---|
rx_reset_req | 入力 | 非同期 | Master TRSにRXリセットのスケジューリングを要求 |
rx_reset_ack | 出力 | 非同期 | rx_aib_reset、rx_pmaif_reset、rx_rsfec_reset をアサート/デアサートするための有効なウィンドウ |
rx_aib_reset | 入力 | 非同期 | RX EMIBデータパスをリセット |
rx_pmaif_reset | 入力 | 非同期 | RX PMAデジタルロジックをリセット |
rx_rsfec_reset | 入力 | 非同期 | RX RS-FECデータパスをリセット |
rx_transfer_ready | 出力 | 非同期 | RX EMIBデータパスの準備ができていることを示すネイティブPHY IPコアからの出力 |
rx_pma_ready | 出力 | 非同期 | PMAの準備ができたことを示すPMAからの出力。これをアサートした後で、RXリセットをアサートまたはデアサートしてください。 |
rx_is_lockedtodata | 出力 | 非同期 | CDRが着信シリアルデータにロックされたことを示すPMAからの出力 |
tx_reset_req | 入力 | 非同期 | Master TRSにTXリセットのスケジューリングを要求 |
tx_reset_ack | 出力 | 非同期 | tx_aib_reset、tx_pmaif_reset、tx_rsfec_reset、rsfec_reset をアサートまたはデアサートするための有効なウィンドウ |
rsfec_reset | 入力 | 非同期 | すべてのRS-FECロジックをリセット |
tx_aib_reset | 入力 | 非同期 | TX EMIBデータパスをリセット |
tx_pmaif_reset | 入力 | 非同期 | TX PMAデジタルロジックをリセット |
tx_rsfec_reset | 入力 | 非同期 | TX RS-FECデータパスをリセット |
tx_transfer_ready | 出力 | 非同期 | TX EMIBデータパスの準備ができていることを示すネイティブPHY IPコアからの出力 |
tx_pma_ready | 出力 | 非同期 | PMAの準備ができていることを示すPMAからの出力。このアサートは、TXリセットをアサートまたはデアサートする前に行ってください。 |
リセット、rx_ready、tx_ready ポートは、手動リセットモードでは表示されません。
tx_reset_req または rx_reset_req ポートをアサートして、デジタルリセットのプロセスを開始します。tx_reset_req またはrx_reset_req のアサートは、リセット信号をアサートまたはデアサートするたびに行います。req ポートのアサートは、複数のチャネルで同時に行うことができます。Local TRSとMaster TRSでは、リセットをラウンドロビン方式でタイミングをずらして行います。ただし、次のことに注意してください。
- RS-FECブロックを使用していて、TXとRXの両方をリセットする場合は、ある特定のチャネルでTXリセットを完了してから、そのチャネルでRXをリセットしてください。
- tx_pma_ready 出力のアサートは、必ず tx_reset_req のアサート前に行ってください。
- rx_pma_ready 出力のアサートは、必ず rx_reset_req のアサート前に行ってください。
- rx_is_lockedtodata を監視してください。
- rx_lockedtodata を180µsの間Highに保った後で、RXデジタルリセットのデアサートができます。
次の使用モデルがサポートされています。
- 複数の reset_req をアサートしてください。Local TRSにより、reset_req信号をMaster TRSに転送します。
- Master TRSは、reset_req の1つを選択し、200ns待機してからreset_ack出力をアサートします。
- EMIB、RS-FEC、およびPMAインターフェイスでリセットをアサートします。TXおよびRXリセットシーケンスについては、図 83 から図 90 を参照してください。
- reset_req 信号のデアサートは、ブロックをリセットしてから行います。
- Master TRSでは、デアサートされた reset_req を確認し、reset_ack 出力をデアサートします。
注: Master TRSにより reset_ack 出力が400µs後に自動的にデアサートします。その場合は、reset_req 入力をデアサートしてから再度アサートして、ラウンドロビンのプールに再度入ります。
- Master TRSは、ラウンドロビン方式で次の要求に進み、200ns待機してから次の reset_ack をアサートします。
下図で示しているのは、tx_reset_req/rx_reset_req 入力を使用してリセットウィンドウを要求する方法と、tx_reset_ack/rx_reset_ack によって、有効なリセットウィンドウを返すMaster TRSをマークする方法です。
図 83 と 図 84 では、TXおよびRXリセットをアサートする方法を示しています。
図 86 、と 図 87 では、TXおよびRXリセットをデアサートする方法を示しています。
リセットシーケンスを完了するための時間は400μsしかありません。これは、リセットをアサートし、PMAをリコンフィグレーションし、リセットをデアサートするのには十分ではありません。したがって、リセットのアサートを1つのリセットウィンドウで行い、PMAをリコンフィグレーションした後で、リセットのデアサートを2番目のウィンドウで行ってください。詳細は図 88、図 89、および図 90 を参照してください。
RS-FECブロックはFECシンボルに自動的にロックされます。そのため、RS-FECブロックをrsfec_reset、 tx_rsfec_reset、 または rx_rsfec_reset 信号を介してリセットする必要はありません。