インテルのみ表示可能 — GUID: dek1524174538993
Ixiasoft
1. Eタイル・トランシーバーPHYの概要
2. トランシーバーPHYレイヤーの実装
3. Eタイル・トランシーバーPHYのアーキテクチャー
4. クロック・ネットワーク
5. PMAのキャリブレーション
6. トランシーバー・チャネルのリセット
7. ダイナミック・リコンフィグレーション
8. ダイナミック・リコンフィグレーションの例
9. レジスターマップ
10. Eタイル・トランシーバー・リンクのデバッグ
A. E-Tile Channel Placement Tool
B. PMA Direct PAM4 30Gbpsから57.8Gbpsの実装
C. 信号検出アルゴリズム
D. ミッションモードからチャネル保護モードへのリコンフィグレーションの詳細手順
E. チャネル保護モードからミッションモードへのリコンフィグレーションの詳細手順
F. ホールド時間違反
4.2.1. PMA Directチャネル 25Gbps x 1 (FECオン、シングルFECブロック内)
4.2.2. PMA Direct チャネル10Gbps x 1 (FECオフ)
4.2.3. PMA Directチャネル 25Gbps x 4 (FECオン、シングルFECブロック内)
4.2.4. PMA Direct 25Gbps x 4 (FECオフ)
4.2.5. PMA Direct 10.3125Gbps x 4
4.2.6. PMA Direct 100GE 25Gbps x 4 (FECオン)
4.2.7. PMA Direct 100GE PAM4 50Gbps x 2 (アグリゲートFECオン)
4.2.8. PMA Direct High Data Rate (FECオフ)
7.1. チャネルブロックのダイナミック・リコンフィグレーション
7.2. ダイナミック・リコンフィグレーション最大データレートの切り替え
7.3. ダイナミック・リコンフィグレーション・インターフェイスとのインタラクション
7.4. サポートされない機能
7.5. ダイナミック・リコンフィグレーション・インターフェイスからの読み出し
7.6. ダイナミック・リコンフィグレーション・インターフェイスへの書き込み
7.7. 複数のリコンフィグレーション・プロファイル
7.8. アービトレーション
7.9. PMAダイナミック・リコンフィグレーションに関する推奨事項
7.10. ダイナミック・リコンフィグレーションの実行手順
7.11. PMA属性の詳細
7.12. 特殊なケースでのダイナミック・リコンフィグレーション・フロー
7.13. ポートとパラメーター
7.14. エンベデッド・デバッグ機能
7.15. タイミング・クロージャーに関する推奨事項
7.16. トランシーバー・レジスター・マップ
7.17. IPコンフィグレーション設定をロードする
7.18. ダイナミック・リコンフィグレーションの改訂履歴
8.1. リセット・コントローラーを自動モードで使用したデュプレックスPMAのリコンフィグレーション
8.2. PRBS使用モデル
8.3. PMAエラー・インジェクション
8.4. PMAレシーバー・イコライゼーション・アダプテーションの使用モデル
8.5. ユーザー定義パターンの例
8.6. 減衰値 (VOD) のコンフィグレーション
8.7. ポスト・エンファシス値のコンフィグレーション
8.8. pretap1 値のコンフィグレーション
8.9. PMAドライバーのTX極性の反転
8.10. PMAドライバーのRX極性の反転
8.11. アダプティブ・エンジンによって調整可能なPMAパラメーターのコンフィグレーション
8.12. ネイティブPHY IPを使用したPMAパラメーターのコンフィグレーション
8.13. 複数のチャネルで低電力モードをイネーブルする
8.14. RXの初期化
8.15. RXイコライゼーションをリセットする
8.16. ダイナミック・リコンフィグレーションの例の改訂履歴
9.2.1. 0x0001: PMAのイネーブル/ディスエーブル
9.2.2. 0x0002: PMA PRBS設定
9.2.3. 0x0003: データ比較のセットアップと開始/停止
9.2.4. 0x0005: TXチャネル分周比
9.2.5. 0x0006: RXチャネル分周比
9.2.6. 0x0008: 内部シリアル・ループバックおよびリバース・パラレル・ループバック制御
9.2.7. 0x000A: レシーバー調整制御
9.2.8. 0x000E: RXフェーズスリップ
9.2.9. 0x0011: PMA TX/RXキャリブレーション
9.2.10. 0x0013: TX/RX極性およびグレイコードのエンコーディング
9.2.11. 0x0014: TX/RX幅モード
9.2.12. 0x0015: TXイコライゼーション
9.2.13. 0x0017: エラー・カウンター・リセット
9.2.14. 0x0018: ステータス/デバッグレジスター
9.2.15. 0x0019: ステータス/デバッグレジスターの次の書き込みフィールド
9.2.16. 0x001A: ステータス/デバッグレジスターの次の読み出しフィールド
9.2.17. 0x001B: TXエラー・インジェクション信号
9.2.18. 0x001C: 着信RXデータキャプチャ
9.2.19. 0x001E: エラー・カウント・ステータス
9.2.20. 0x0020: 電気的アイドル検出器
9.2.21. 0x002B: RX終端とTXドライバーのトライステート動作
9.2.22. 0x0030: PMA多重化クロックスワップ
9.2.23. 0x0126: レシーバー調整パラメーターの読み出し
9.2.24. 属性を使用したPMAアナログ・パラメーターの読み出しと書き込み
9.5.1. rsfec_top_clk_cfg
9.5.2. rsfec_top_tx_cfg
9.5.3. rsfec_top_rx_cfg
9.5.4. tx_aib_dsk_conf
9.5.5. rsfec_core_cfg
9.5.6. rsfec_lane_cfg
9.5.7. tx_aib_dsk_status
9.5.8. rsfec_debug_cfg
9.5.9. rsfec_lane_tx_stat
9.5.10. rsfec_lane_tx_hold
9.5.11. rsfec_lane_tx_inten
9.5.12. rsfec_lane_rx_stat
9.5.13. rsfec_lane_rx_hold
9.5.14. rsfec_lane_rx_inten
9.5.15. rsfec_lanes_rx_stat
9.5.16. rsfec_lanes_rx_hold
9.5.17. rsfec_lanes_rx_inten
9.5.18. rsfec_ln_mapping_rx
9.5.19. rsfec_ln_skew_rx
9.5.20. rsfec_cw_pos_rx
9.5.21. rsfec_core_ecc_hold
9.5.22. rsfec_err_inj_tx
9.5.23. rsfec_err_val_tx
9.5.24. rsfec_corr_cw_cnt (Low)
9.5.25. rsfec_corr_cw_cnt (High)
9.5.26. rsfec_uncorr_cw_cnt (Low)
9.5.27. rsfec_uncorr_cw_cnt (High)
9.5.28. rsfec_corr_syms_cnt (Low)
9.5.29. rsfec_corr_cw_cnt (High)
9.5.30. rsfec_corr_0s_cnt (Low)
9.5.31. rsfec_corr_0s_cnt (High)
9.5.32. rsfec_corr_1s_cnt (Low)
9.5.33. rsfec_corr_1s_cnt (High)
インテルのみ表示可能 — GUID: dek1524174538993
Ixiasoft
9.1.3. PMA Avalon® Memory-Mappedインターフェイス
アドレス | ビットオフセット | 説明 |
---|---|---|
0x4 | [0] | TXデータパスのクロックイネーブル |
[1] | フルクロック出力 (PMAクロック) イネーブルを送信します。 | |
[4:2] | データ入力選択を送信します。 | |
[5] | フル・クロック・アウト (clk_tx_adapt) 選択を送信します。 | |
[6] | クロックデータパス選択を送信します。 | |
[7] | アダプテーション順序選択を送信します。64ビットを32ビット・トランシーバー・チャネルに送信する方法を決定します。 | |
0x5 | [1:0] | マルチレーン・データ選択を送信します。 |
[2] | TX Gearboxのクロックイネーブル | |
[3] | TXデータパスのクロックイネーブル | |
[4] | TX PCS div2クロック入力イネーブル | |
[5] | TX FEC div2クロック入力イネーブル | |
[6] | TX EHIP div2クロック入力イネーブル | |
[7] | TXダイレクトクロック入力イネーブル | |
0x6 | [0] | RXデータパスのクロックイネーブル |
[1] | フル・クロック・アウト (rx_pma_clk) イネーブルを受信します。 | |
[2] | ハーフ・クロック・アウト (rx_pcs_clk) イネーブルを受信します。 | |
[3] | div66クロックアウト (rx_pcs_div66_clk) イネーブルを受信します。 | |
[4] | レシーバー・アダプテーション順序選択。64ビットを32ビット・トランシーバー・チャネルに組み合わせる方法を決定します。 | |
[6:5] | レシーバー・アダプター・データ選択 | |
[7] | Gearboxでのレシーバーの反転ビット順 | |
0x7 | [0] | Gearboxでのレシーバーの反転64/66同期ヘッダーのビット順 |
[1] | RX FIFO Readクロックイネーブル | |
[2] | GearboxおよびFIFO書き込みクロックイネーブルを受信します。 | |
[4:3] | ダイレクト・データ・モード・マルチレーン・データ選択を受信します。cfg_rx_adapter_sel がb'01と等しくない場合のみアクティブです。ワンホットエンコードされています。 | |
[6:5] | RX FIFO Readクロックを選択します。 | |
[7] | RXアダプターのクロックイネーブル | |
0x8 | [0] | TX Gearboxでの反転データビット送信順 |
[1] | TX Gearboxでの反転64/66同期ヘッダー順 | |
[3] | TX Gearboxのダイナミック・ビットスリップ・イネーブル | |
[5] | TX Gearboxでの64/66同期ヘッダーの場所を指定します。 | |
0x9 | [1:0] | TXデスキュー・マルチレーン・モード選択 |
[3:2] | TXデスキュー ビット 00 = デスキュービットは未受信 01 = 未整列 10 = 整列デスキュービットを1セット受信済み 11 = 整列デスキュー ビットを16セット受信済み |
|
[4] | 0 = 未整列か、イネーブルされていないか、デスキュービット未受信です 1 = 整列済み |
|
[5] | RX FIFOビット67選択 | |
0xA | [2:0] | デスキューイネーブルを送信 (ワンホット・エンコーディングを使用) |
[5] | ダイナミックrx_bitslipのイネーブル | |
0x10 | [4:0] | トランシーバー・インターフェイスRX FIFOの空のしきい値 |
[7:6] | トランシーバー・インターフェイスRX FIFOのほぼ空のしきい値 | |
0x11 | [2:0] | トランシーバー・インターフェイスRX FIFOのほぼ空のしきい値 |
[7:4] | トランシーバー・インターフェイスRX FIFOのフルのしきい値 | |
0x12 | [0] | トランシーバー・インターフェイスRX FIFOのフルのしきい値 |
[6:2] | トランシーバー・インターフェイスRX FIFOのほぼフルのしきい値 | |
0x13 | [6] | Emptyの場合のRX FIFO Read |
[7] | Fullの場合のRX FIFO Write | |
0x14 | [4:0] | トランシーバー・インターフェイスTX FIFOの空のしきい値 |
[7:6] | トランシーバー・インターフェイスTX FIFOのほぼ空のしきい値 | |
0x15 | [2:0] | トランシーバー・インターフェイスTX FIFOのほぼ空のしきい値 |
[7:4] | トランシーバー・インターフェイスTX FIFOのフルのしきい値 | |
0x16 | [0] | トランシーバー・インターフェイスTX FIFOのフルのしきい値 |
[6:2] | トランシーバー・インターフェイスTX FIFOのほぼフルのしきい値 | |
0x17 | [5:4] | TX FIFO Phase Compensationモード |
[6] | Fullの場合のTX FIFO Write | |
[7] | Emptyの場合のTX FIFO Read | |
0x1C | [7:0] | user_reset がアクティブの場合に出力値 [31:0] を送信 (FPGAの初期化後) |
0x1D | [7:0] | user_reset がアクティブの場合に出力値 [31:0] を送信 (FPGAの初期化後) |
0x1E | [7:0] | user_reset がアクティブの場合に出力値 [31:0] を送信 (FPGAの初期化後) |
0x1F | [7:0] | user_reset がアクティブの場合に出力値 [31:0] を送信 (FPGAの初期化後) |
0x20 | [7:0] | user_reset がアクティブの場合に出力値 [63:32] を送信 (FPGAの初期化後) |
0x21 | [7:0] | user_reset がアクティブの場合に出力値 [63:32] を送信 (FPGAの初期化後) |
0x22 | [7:0] | user_reset がアクティブの場合に出力値 [63:32] を送信 (FPGAの初期化後) |
0x23 | [7:0] | user_reset がアクティブの場合に出力値 [63:32] を送信 (FPGAの初期化後) |
0x24 | [2:0] | user_reset がアクティブの場合に出力値 [66:64] を送信 (FPGAの初期化後) |
0x34 | [1:0] | rx_bit_counter のシリアル化係数 |
[7:4] | rx_bit_counter が0にリセットされる値。RS-FECの場合は5280-32に設定します。 | |
0x35 | [7:0] | rx_bit_counter が0にリセットされる値。RS-FECの場合は5280-32に設定します。 |
0x36 | [0] | rx_bit_counter が0にリセットされる値。RS-FECの場合は5280-32に設定します。 |
[3] | Read-Writeセルフクリア | |
[4] | div66クロックアウト (tx_pcs_div66_clk) イネーブルを送信します。 | |
0x37 | [0] | sclk_enable を送信します。 |
[2:1] | TX FIFO レイテンシー選択をインクリメントします。 | |
[4] | sclk_enableを受信します。 | |
[6:5] | RX FIFO レイテンシー選択をインクリメントします。 | |
[7] | 非同期レイテンシー・パルス選択 | |
0x38 | [0] | デューティー・サイクル訂正: デューティー・サイクル訂正バイパスのディスエーブル |
[1] | DCC: DCCマスターイネーブル | |
[2] | DCC: 連続キャリブレーションを選択 | |
0x3C | [1] | DCC: FSMのイネーブル |
0x80 | [7:0] | コアPMA属性制御 |
0x81 | [7:0] | コアPMA属性制御 |
0x84 | [7:0] | PMA属性データ |
0x85 | [7:0] | PMA属性データ |
0x86 | [7:0] | PMA属性コード |
0x87 | [7:0] | PMA属性コード |
0x88 | [7:0] | PMA属性コード戻り値の下位バイト |
0x89 | [7:0] | PMA属性コード戻り値の上位バイト |
0x8A | [7] | PMA属性がPMAに正常に送信されたことを示します。 |
0x8B | [0] | 1'b0は、PMAがPMA属性に対する動作を終了し、PMA属性コードの戻り値がレジスター0x88/0x89で使用可能であることを示します。 |
0x90 | [0] | レジスター0x84 ~ 0x87の内容をPMAにロードします (このレジスターは、PMA属性の内容を形成しています)。 |
0x91 | [0] | PMAの初期設定、または最後に選択したプロファイルをPMAにロードします。これを使用してPMAのリファレンス・クロックを変更します。これについては、リファレンス・クロックの切り替えで説明しています。 |
0x95 | [5] | 1'b1で、新しい設定のロード時にPMAをキャリブレーションします。 |
0xEC | [3:0] | 多重化リファレンス・クロック [0-8] を refclkin_in_A に選択します。 |
[7:4] | ネイティブPHY IPコアの refclk4 にマッピングするリファレンス・クロック [0-8] を選択します。 | |
0xEE | [3:0] | ネイティブPHY IPコアの refclk0 にマッピングするリファレンス・クロック [0-8] を選択します。 |
[7:4] | ネイティブPHY IPコアの refclk1 にマッピングするリファレンス・クロック [0-8] を選択します。 | |
0xEF | [3:0] | ネイティブPHY IPコアの refclk2 にマッピングするリファレンス・クロック [0-8] を選択します。 |
[7:4] | ネイティブPHY IPコアの refclk3 にマッピングするリファレンス・クロック [0-8] を選択します。 | |
0x200 | [7:0] | PMAをアナログリセットにするか、PMA動作モードをセットアップします。 (PMAレジスター0x200から 0x203の使用 を参照してください。) |
0x201 | [7:0] | PMAをアナログリセットにするか、PMA動作モードをセットアップします。 (PMAレジスター0x200から 0x203の使用 を参照してください。) |
0x202 | [7:0] | PMAをアナログリセットにするか、PMA動作モードをセットアップします。 (PMAレジスター0x200から0x203の使用 を参照してください。) |
0x203 | [7:0] | PMAをアナログリセットにするか、PMA動作モードをセットアップします。 (PMAレジスター0x200から 0x203の使用 を参照してください。) |
0x204 | [7:0] | 物理チャネル番号を返して、IPコンフィグレーションを別のチャネルにロードします。 |
0x207 | [0] | 0は動作が正常に完了したことを示します。 |
0x207 | [7] | 1は、レジスター0x200 ~ 0x203で最後の動作が完了したことを示します。動作が成功したかどうかを確認するには、0x207[0] も読み出してください。 |