インテルのみ表示可能 — GUID: ndg1634147400437
Ixiasoft
1. PCI Express向けRタイル Avalon® Streamingインテル FPGA IPについて
2. IPアーキテクチャーおよび機能の説明
3. 高度な機能
4. インターフェイス
5. パラメーター
6. トラブルシューティング/デバッグ
7. PCI Express* 向けRタイル Avalon® StreamingインテルFPGA IPユーザーガイドのアーカイブ
8. PCI Express向けRタイル Avalon® Streaming インテルFPGA IPユーザーガイドの文書改訂履歴
A. コンフィグレーション・スペース・レジスター
B. ルートポートの列挙
C. エンドポイント・モードでのアドレス変換サービス (ATS) の実装
D. TLPバイパスモードでのユーザー・アプリケーションへのパケット転送
3.2.2.5.1. VirtIO Common Configuration Capability Register (アドレス: 0x012)
3.2.2.5.2. VirtIO Common Configuration BAR Indicator Register (アドレス: 0x013)
3.2.2.5.3. VirtIO Common Configuration BAR Offset Register (アドレス: 0x014)
3.2.2.5.4. VirtIO Common Configuration Structure Length Register (アドレス: 0x015)
3.2.2.5.5. VirtIO Notifications Capability Register (アドレス: 0x016)
3.2.2.5.6. VirtIO Notifications BAR Indicator Register (アドレス: 0x017)
3.2.2.5.7. VirtIO Notifications BAR Offset Register (アドレス: 0x018)
3.2.2.5.8. VirtIO Notifications Structure Length Register (アドレス: 0x019)
3.2.2.5.9. VirtIO Notifications Notify Off Multiplier Register (アドレス: 0x01A)
3.2.2.5.10. VirtIO ISR Status Capability Register Register (アドレス: 0x02F)
3.2.2.5.11. VirtIO ISR Status BAR Indicator Register (アドレス: 0x030)
3.2.2.5.12. VirtIO ISR Status BAR Offset Register (アドレス: 0x031)
3.2.2.5.13. VirtIO ISR Status Structure Length Register (アドレス: 0x032)
3.2.2.5.14. VirtIO Device Specific Capability Register (アドレス: 0x033)
3.2.2.5.15. VirtIO Device Specific BAR Indicator Register (アドレス: 0x034)
3.2.2.5.16. VirtIO Device Specific BAR Offset Register (アドレス0x035)
3.2.2.5.17. VirtIO Device Specific Structure Length Register (アドレス: 0x036)
3.2.2.5.18. VirtIO PCI Configuration Access Capability Register (アドレス: 0x037)
3.2.2.5.19. VirtIO PCI Configuration Access BAR Indicator Register (アドレス: 0x038)
3.2.2.5.20. VirtIO PCI Configuration Access BAR Offset Register (アドレス: 0x039)
3.2.2.5.21. VirtIO PCI Configuration Access Structure Length Register (アドレス: 0x03A)
3.2.2.5.22. VirtIO PCI Configuration Access Data Register (アドレス: 0x03B)
4.3.1. Avalon® Streamingインターフェイス
4.3.2. 精密時間測定インターフェイス (エンドポイントのみ)
4.3.3. 割り込みインターフェイス
4.3.4. ハードIPリコンフィグレーション・インターフェイス
4.3.5. エラー・インターフェイス
4.3.6. コンプリーション・タイムアウト・インターフェイス
4.3.7. コンフィグレーション・インターセプト・インターフェイス
4.3.8. パワー・マネジメント・インターフェイス
4.3.9. ハードIPステータス・インターフェイス
4.3.10. ページ・リクエスト・サービス (PRS) インターフェイス (エンドポイントのみ)
4.3.11. ファンクション・レベル・リセット (FLR) インターフェイス (エンドポイントのみ)
4.3.12. SR-IOV VFエラー・フラグ・インターフェイス (エンドポイントのみ)
4.3.13. 汎用VSECインターフェイス
5.2.3.1. Deviceの機能
5.2.3.2. VirtIOのパラメーター
5.2.3.3. Linkの機能
5.2.3.4. Legacy Interrupt Pin Register
5.2.3.5. MSI機能
5.2.3.6. MSI-Xの機能
5.2.3.7. Slotの機能
5.2.3.8. Latency Tolerance Reporting (LTR)
5.2.3.9. Process Address Space ID (PASID)
5.2.3.10. Device Serial Numberの機能
5.2.3.11. Page Request Service (PRS)
5.2.3.12. Access Control Service (ACS)
5.2.3.13. Power Management
5.2.3.14. Vendor Specific Extended Capability (VSEC) Register
5.2.3.15. TLP Processing Hints (TPH)
5.2.3.16. Address Translation Services (ATS) の機能
5.2.3.17. Precision Time Management (PTM)
インテルのみ表示可能 — GUID: ndg1634147400437
Ixiasoft
6.4.1. ハードIPリコンフィグレーション・インターフェイスを使用したECRCおよびLCRCエラーカウントのイネーブルおよび読み出し
オフセット | ビット位置 | レジスター | ||
---|---|---|---|---|
x16 | x8 | x4 | ||
0x0000_0119 | 0x0000_0119 | 0x0000_0119 | [0] | レジスター: AER_CAP/ADV_ERR_CAP_CTRL_OFF フィールド: ECRC_CHECK_EN |
0x0000_036C | 0x0000_032C | 0x0000_02D4 | [1:0] | 2'b11に設定すると、すべてのエラーカウンターをクリアします。 |
[4:2] | 3'b111に設定すると、すべてのエラーカウンターをイネーブルします。 | |||
0x0000_036D | 0x0000_032D | 0x0000_02D5 | [7:0] | 0x00に設定します。予約済み。 |
0x0000_036E | 0x0000_032E | 0x0000_02D6 | [7:0] | イベント番号です。 LCRCエラーカウントの場合は、0x01に設定します。 ECRCエラーカウントの場合は、0x02に設定します。 |
0x0000_036F | 0x0000_032F | 0x0000_02D7 | [7:0] | グループ番号です。 LCRCエラーカウントの場合は、0x02に設定します。 ECRCエラーカウントの場合は、0x03に設定します。 |
0x0000_0370 | 0x0000_0330 | 0x0000_02D8 | [7:0] | エラー・カウンター・データ・ビット [7:0] です。 |
0x0000_0371 | 0x0000_0331 | 0x0000_02D9 | [7:0] | エラー・カウンター・データ・ビット [15:8] です。 |
0x0000_0372 | 0x0000_0332 | 0x0000_02DA | [7:0] | エラー・カウンター・データ・ビット [23:16] です。 |
0x0000_0373 | 0x0000_0333 | 0x0000_02DB | [7:0] | エラー・カウンター・データ・ビット [31:24] です。 |
ハードIPリコンフィグレーション・インターフェイスを使用して上の表のレジスターにアクセスするには、次の手順に従います。
- IP Parameter Editorを使用して、ハードIPリコンフィグレーション・インターフェイスをイネーブルします。
- レジスターAER_CAP/ADV_ERR_CAP_CTRL_OFFでCRC チェックをイネーブルします。
- グループ番号とイベント番号を設定します。
- カウンターをイネーブルします。
- カウンターデータを読み出します。
次に示す例では、LCRCのカウンターをイネーブルします。
- IP Parameter Editorを使用して、ハードIPリコンフィグレーション・インターフェイスをイネーブルします。
- CRCチェックをイネーブルするため、レジスターAER_CAP/ADV_ERR_CAP_CTRL_OFF内のECRC_CHECK_ENフィールドに対して読み出し - 変更 - 書き込みを実行します。
- p0_hip_reconfig_write = 1’b1
- p0_hip_reconfig_address[31:0] = 0x0000_0119
- p0_hip_reconfig_writedata[7:0] = 8'h01
- アドレス0x0000_036Fに対して読み出し - 変更 - 書き込みを実行し、Group Numberを0x2に設定します。
- p0_hip_reconfig_write = 1’b1
- p0_hip_reconfig_address[31:0] = 0x0000_036F
- p0_hip_reconfig_writedata[7:0] = 8'h02
- アドレス0x0000_036Eに対して読み出し - 変更 - 書き込みを実行し、Event Numberを0x1に設定します。
- p0_hip_reconfig_write = 1’b1
- p0_hip_reconfig_address[31:0] = 0x0000_036E
- p0_hip_reconfig_writedata[7:0] = 8'h01
- アドレス0x0000_036Dに対して読み出し - 変更 - 書き込みを実行します。
- p0_hip_reconfig_write = 1’b1
- p0_hip_reconfig_address[31:0] = 0x0000_036D
- p0_hip_reconfig_writedata[7:0] = 8'h00
- アドレス0x0000_036Cに対して読み出し - 変更 - 書き込みを実行し、Enable Event Counterを設定します。
- p0_hip_reconfig_write = 1’b1
- p0_hip_reconfig_address[31:0] = 0x0000_036C
- p0_hip_reconfig_writedata[7:0] = 8'h1C
- エラー・カウンター・データを読み出すため、レジスター0x0000_0370、0x0000_0371、0x0000_0372、および0x0000_0373からの読み出し動作を実行します。